一种具有增层结构的晶圆级半导体封装件，其包括具贯穿孔的玻璃框架，至少一个收纳于该玻璃框架的贯穿孔中的芯片，填充于该芯片与玻璃框架的间隙中的低模数缓冲材料，形成于该芯片与玻璃框架上且与芯片电性连接的增层结构，以及多个焊设于该增层结构上以供该芯片与外界装置电性连接的导电组件；通过使用该玻璃框架及低模数缓冲材料，本发明专利技术的晶圆级半导体封装件无结构翘曲、碎裂及脱层的问题，且能有效薄化以符合薄型产品的需求；此外，本发明专利技术无须使用注胶模具而能降低封装成本，不易吸湿而能提高产品可靠度；本发明专利技术还进一步提供该晶圆级半导体封装件的制法。
【技术实现步骤摘要】
本专利技术是关于一种晶圆级半导体封装件及其制法，特别是关于一种在芯片的作用表面(Active Surface)上形成增层结构，使供焊球植接的外露接点(External Contacts)外扩出该芯片作用表面的晶圆级半导体封装件及其制法。
技术介绍
随着电子产品向轻薄短小的发展，电子产品核心组件的半导体封装件也朝小型化(Miniaturization)方向发展。本领域发展出的小型化半导体封装件的一种形态为芯片级封装件(Chip Scale Package，CSP)，其特征是这种芯片级封装件的尺寸等于或约大于芯片尺寸的1.2倍。半导体封装件除尺寸上小型化外，也须提高集成度以及与电路板等外界装置电性连接用的输入/输出端(I/O Contact)的数量，才能符合电子产品在高性能与高处理速度上的需求。而增加输入/输出端数量的方式，一般是在芯片的作用表面上布设尽量多的焊垫(Bond Pads)，但芯片的作用表面上布设的焊垫数量必会受限于作用表面的面积及焊垫间的间距(Pitch)；为进一步在有限面积上布设更多数量的输入/输出端，出现了晶圆级封装件，如晶圆级芯片级封装件(Wafer Level CSP)。晶圆级封装件使用一种导线重布技术(Redistribution LayerTechnology，RDL)，其在芯片的作用表面上形成介电层(DielectricLayer)，再在介电层上开孔以外露出芯片的作用表面上的焊垫，然后在该介电层上形成多条导线，使各该导线的一端电性连接至芯片上的焊垫，而另一端则形成接点(contact)，接着，在介电层上敷设拒焊剂层(Solder Mask Layer)，以覆盖住该导线及焊垫，最后，在该拒焊剂层中形成多个开孔(opening)，使该导线的接点能从对应的开孔外露出，供焊球焊接。这种运用导线重布技术形成的增层结构(Build-up Layer)虽能有效增加芯片与外界电性连接的输入/输出端数量，但是其仍受限于芯片的作用表面上的有限面积。为进一步增加芯片对外电性连接的输入/输出端数量，解决方法是将输入/输出端的布设范围外扩(Fan-out)至芯片的作用表面外的区域。此种使增层结构延伸至芯片以外区域的半导体封装件，见美国第6,271,469号专利，如图7所示，该第6,271,469号专利所揭示的半导体封装件6是使芯片60包覆在经模压程序(Molding Process)形成的胶体62中，该芯片60的作用表面602在胶体62形成后外露出该胶体62的表面622，增层结构64(由介电层642、导线644及拒焊剂层646构成)则形成于该芯片60的作用表面602及胶体62的表面622上，该增层结构64通过导线644与芯片60的焊垫604电性连接，以在焊球66植接至该增层结构64上并与导线644电性连接后，该芯片60能通过焊球66与外界电性连接。该半导体封装件6的结构虽能提供较大的输入/输出端的布设面积，从而能增加输入/输出端数量，但是该胶体62并非形成于硬度较高的基板(Substrate)上，且中间嵌置芯片60的部位比周围未嵌置芯片的部位薄，所以在后续制程的温度循环中易发生翘曲，并因应力集中的影响，在标号为624的地方往往有碎裂(Crack)现象产生；同时，由于芯片60大致被胶体62包覆，会因两者热膨胀系数(Coefficient ofThermal Expansion，CTE)的差异大，导致芯片60与胶体间的脱层(Delamination)，而影响制成品的品质。为解决前述美国第6,271,469号专利的半导体封装件的缺点，美国第6,498,387号专利提供一种以玻璃板承载芯片的半导体封装件。如图8所示，该半导体封装件7是将芯片70粘置在玻璃板71上，然后，在芯片70上涂布环氧树脂层(Epoxy)72，将该芯片70包覆后，在该环氧树脂层72中开孔以外露出芯片70上的焊垫702，接着，在该环氧树脂层72上形成多条与该焊垫702电性连接的导线73，再于该环氧树脂层72上敷设拒焊剂层74以覆盖住该导线73，然后，在该拒焊剂层74上开孔以外露出部分的导线73，供焊球75植接至外露的导线72上。该美国第6,498,387号专利以玻璃板71作为芯片70的承载件，利用该玻璃板71质硬的特性，可解决第6,271,469号专利的胶体翘曲及碎裂的问题，且因玻璃板71与芯片70的CTE相近，所以也无上述CTE差异而造成脱层的问题；然而，该芯片70乃粘置在玻璃板71上，使第6,498,387号专利的半导体封装件7的整体厚度是芯片70、玻璃板71及形成于该芯片70上的增层结构的厚度之和，令半导体封装件7无法有效薄化以符合要求。此外，该芯片70被环氧树脂层72完全包覆，往往会因芯片70与环氧树脂层72在热膨胀系数(CTE Mismatch)上的差异而在后续制程的温度循环中，导致芯片70受热应力的影响而发生裂损。同时，该环氧树脂层72的侧面720直接曝露于大气中，会因环氧树脂本身的吸湿性高，导致外界的水气经由环氧树脂层72而积聚在芯片70的作用表面上，故会导致气爆(Popcorn)问题，更进一步地使制成品的可靠度无法提高。由上可知，该第6,271,469及6,498,387号专利的半导体封装件均存有若干急待解决的问题。
技术实现思路
为克服上述现有技术的缺点，本专利技术的主要目的在于提供一种无翘曲、碎裂与脱层问题、且能提高可靠度的具有增层结构的晶圆级半导体封装件。本专利技术的另一目的在于提供一种能有效薄化以满足需求的具有增层结构的晶圆级半导体封装件。本专利技术的再一目的在于提供一种无须使用注胶模具而能降低封装成本的具有增层结构的晶圆级半导体封装件的制法。本专利技术的又一目的在于提供一种不易吸湿而能提高产品可靠度的具有增层结构的晶圆级半导体封装件。为达成上述及其它目的，本专利技术提供一种具有增层结构的晶圆级半导体封装件，其包括开设有至少一贯穿孔的硬质框架；至少一个容设在该硬质框架中的芯片，且该芯片与硬质框架间形成有间隙；用于填充该间隙的低模数缓冲材料；形成于该芯片与硬质框架上的增层结构，使该增层结构与芯片形成电性连接关系；以及多个与该增层结构电性连接的导电组件。该芯片与硬质框架的厚度相同时，该芯片的非作用表面(InactiveSurface，相对于芯片与增层结构电性连接的作用表面来说)外露出该半导体封装件，可供散热片(Heat Sink或Heat Spreader)与该非作用表面粘接，以由该散热片将芯片工作时产生的热量直接逸散至外界，从而能提高散热效果。该芯片的厚度略小于硬质框架时，该低模数缓冲材料则能覆盖住该芯片的非作用表面，以提供该芯片较佳的保护效果。该增层结构如上述第6,271,469及6,498,387号美国专利所揭示，是由至少一个介电层，多个形成于该介电层上、并与芯片的作用表面上的焊垫电性连接的导线，以及涂覆于该介电层与导线上且形成有供导电组件与导线电性连接的开孔的拒焊剂层构成。本专利技术同时提供一种具有增层结构的晶圆级半导体封装件的制法，其包括下列步骤准备具有多个呈数组方式排列的贯穿孔的硬质框架并放置在承载用的卡具中；将至少一个芯片经由对应的贯穿孔而置放在该承载用的卡具上，且该芯片周侧与硬质框架间保持有预设的间隙；在该间隙内填充低模本文档来自技高网...
【技术保护点】
一种具有增层结构的晶圆级半导体封装件，其特征在于，该半导体封装件包括：硬质框架，其具有一贯穿孔；至少一芯片，其收纳于该硬质框架的贯穿孔中，并与该硬质框架间形成有间隙；低模数缓冲材料，其填充在该芯片与硬质框架间所形成的 间隙中；增层结构，其形成于该硬质框架及芯片上，并与该芯片形成电性连接关系；以及多个导电组件，其电性连接至该增层结构，供该芯片与外界装置电性连接。
【技术特征摘要】
1.一种具有增层结构的晶圆级半导体封装件，其特征在于，该半导体封装件包括硬质框架，其具有一贯穿孔；至少一芯片，其收纳于该硬质框架的贯穿孔中，并与该硬质框架间形成有间隙；低模数缓冲材料，其填充在该芯片与硬质框架间所形成的间隙中；增层结构，其形成于该硬质框架及芯片上，并与该芯片形成电性连接关系；以及多个导电组件，其电性连接至该增层结构，供该芯片与外界装置电性连接。2.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该硬质框架的厚度与该芯片的厚度相同。3.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该硬质框架的厚度大于该芯片的厚度。4.如权利要求3所述的具有增层结构的晶圆级半导体封装件，其特征在于，该硬质框架与芯片间的厚度差宜为0.05至0.5mm。5.如权利要求3所述的具有增层结构的晶圆级半导体封装件，其特征在于，该硬质框架与芯片间的厚度差宜为0.1mm。6.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该芯片的非作用表面外露于大气中。7.如权利要求6所述的具有增层结构的晶圆级半导体封装件，其特征在于，该芯片的非作用表面上还可接设散热片。8.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该芯片的非作用表面被该低模数缓冲材料所覆盖。9.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该贯穿孔是矩形孔。10.如权利要求9所述的具有增层结构的晶圆级半导体封装件，其特征在于，该贯穿孔的角端被圆角化。11.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该硬质框架是由玻璃材料、金属材料及热固性材料组成的组群中的一种制成。12.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该低模数缓冲材料是选自硅胶、环氧树脂及聚酰亚胺树脂所组成的组群中的一种。13.如权利要求1所述的具有增层结构的晶圆级半导体封装件，其特征在于，该导电组件是焊球。14.一种具有增层结构的晶圆级半导体封装件的制法，其特征在于，该制法包括下列步骤准备一个由多个成数组方式排列的具有贯穿孔的硬质框架所构成的模块板；将该模块板置入承载用卡具所形成的收纳槽中；在每一贯穿孔中置入至少一个芯片，使之承载于该承载用卡具上，且令该芯片与模块板的对应硬质框架间形成有预设的间隙；将低模数缓冲材料填充至该间隙中，使该芯片与硬质框架被该低模数缓冲材料分隔开；...
【专利技术属性】
技术研发人员：黄建屏，萧承旭，黄致明，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。