一种提高PMOS场效应晶体管空穴迁移率的方法技术

一种提高ＰＭＯＳ场效应晶体管空穴迁移率的方法，通过工艺诱生应力工程在沟道区引入希望的应力来提高沟道中空穴迁移率。该方法的核心就是在ＰＭＯＳ延伸区低能ＢＦ↓［２］（或Ｂ）注入前，首先对Ｓｉ延伸区进行Ｇｅ预非晶化注入，然后再低能注入ＢＦ↓［２］或Ｂ。这一方法不仅仅提高了Ｂ的激活效率，使ＰＭＯＳ延伸区薄层电阻大大降低，更重要的是它使空穴迁移率大幅度提高，其本质是沟道区在应力作用下能带结构发生变化所致。

【技术实现步骤摘要】

本专利技术属于半导体器件工艺，更详细地涉及一种提高P型金属氧化物半导体(PMOS)场效应晶体管空穴迁移率的方法。
技术介绍
未来20年硅(Si)基互补型金属氧化物半导体(CMOS)场效应晶体管技术仍将是集成电路制造的主流技术。当前研究集成电路基础技术的目标在于获得更高的单元集成度、更高的电路速度、更低的单位功能的功耗和单位功能成本。在器件尺寸等比缩小过程中，更高的集成度与工作频率意味着更大的功耗，减小电源电压VDD是减小电路功耗的一般选择，但VDD的降低会导致器件的驱动能力和速度下降，减小阈值电压、减薄栅介质厚度可提高器件的电流驱动能力，但同时会导致亚阈值漏电流和栅漏电流的增加，从而增大静态功耗，这就是目前IC面临的“功耗-速度”困境。提高器件沟道迁移率是解决上述困境的关键。在沟道迁移率大幅度提升的基础上，一方面可以采用较低的VDD和较高的阈值漏电压，同时又可以保证器件有足够的电流驱动能力和速度。人们正努力采用具有高迁移率的薄膜材料来作为沟道材料，如锗-硅(Ge-Si)材料上生长的应变硅材料、锗(Ge)材料及化合物半导体材料等，另外如碳纳米管及其他具有优良导电能力的纳米工程材料等，都有可能成为沟道材料。但这些方法工艺复杂，需要较高的成本，而基于传统Si基CMOS工艺的工艺诱生应力工程可以在沟道区引入希望的应力，进而改善载流子迁移率。该方法与传统CMOS工艺完全兼容，成本低，器件性能改善显著，因而极具吸引力。
技术实现思路
本专利技术的目的是通过工艺诱生应力工程在沟道区引入希望的应力来提高沟道中空穴迁移率的一种方法。该方法的核心是在PMOS延伸区低能二氟化硼(BF2)或硼(B)注入前，首先对PMOS的Si延伸区进行锗(Ge)预非晶化注入，然后再低能注入BF2或B。这一方法不仅仅提高了B的激活效率，使PMOS延伸区薄层电阻大大降低，更重要的是它使空穴迁移率大幅度提高，其本质是沟道区在应力作用下能带结构发生变化所致。该方法的具体步骤如下步骤1在反应离子刻蚀多晶硅形成栅电极后，低压化学汽相沉积(LPCVD)正硅酸乙酯热分解SiO2-1(TEOS-1)薄膜；步骤2反应离子刻蚀TEOS-1，形成侧墙-1；步骤3锗非晶化注入；步骤4BF2(或B)低能注入；步骤5LPCVD正硅酸乙酯热分解SiO2-2(TEOS-2)；步骤6反应离子刻蚀TEOS-2，形成侧墙-2；步骤7BF2源/漏注入；步骤8快速热退火(RTA)。其中步骤1是在完成常规的局部场氧化隔离和有源区后，形成栅介质，其上淀积多晶硅膜，接着进行光刻和反应离子刻蚀，形成多晶硅栅电极，然后低压化学汽相沉积(LPCVD)TEOS-1，温度740-750℃，厚度20-40nm；其中步骤2反应离子刻蚀形成侧墙-1，压力200-250mτ，射频(RF)功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm，无过刻蚀，软刻蚀5-10秒；其中步骤3锗非晶化注入能量15-40Kev，剂量2-8×1014cm-2；其中步骤4BF2低能注入47BF2能量5-8Kev，剂量3-6×1014cm-2；其中步骤5LPCVD正硅酸乙酯热分解TEOS SiO2-2，温度710-750℃，厚度100-150nm；其中步骤6反应离子刻蚀形成侧墙-2，压力200-250mτ，RF功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm；其中步骤7BF2源/漏注入能量25-35Kev，剂量1.5-3×1015cm-2；其中步骤8RTA温度1000-1020℃，时间4-8秒，形成源/漏结。附图说明图1给出了样品经Ge非晶化+BF2低能注入并经RTA后的SIMS剖面分析，同时与未作Ge PAI的样品进行了比较。图2给出了来自源/漏延伸区Ge非晶化引入的应力示意图。图3比较了有Ge非晶化和无Ge非晶化PMOS输出特性。具体实施例方式根据
技术实现思路
给出的条件，均可达到本专利技术的效果，因此下面的实施例只是用来帮助理解本专利技术，而非限定本专利技术的范围。另外，本专利技术所使用的设备等均是半导体器件工艺常用的设备，这一点是本领域技术人员所熟悉的，因而本专利技术没有对所使用的设备装置作任何的描述。实施例步骤1)局部场氧化厚度为SiO2300nm，氮化栅介质1.4nm，其上多晶硅膜厚180nm，接着进行光刻和反应离子刻蚀，形成多晶硅栅电极，然后LPCVD热分解TEOS-1，720℃，膜厚30nm；步骤2)反应离子刻蚀TEOS-1，形成侧墙-1，RF300W，CHF3/CF4/Ar＝50sccm/10sccm/250sccm，工作压力200mτ，终点触发止，无过刻；软刻7秒；步骤3)锗(Ge)非晶化注入能量20Kev，剂量3E14；步骤4)BF2低能注入能量6Kev，剂量5×1014cm-2；步骤5)LPCVD热分解TEOS-2，720℃，膜厚120nm；步骤6)反应离子刻蚀TEOS-2，形成侧墙-2，RF功率300W，压力200mτ，CHF3/CF4/Ar＝50sccm/10sccm/250sccm；过刻1秒，软刻7秒；步骤7)BF2源/漏注入30Kev，2.5×1015cm-2；步骤8)RTA，1005℃，4秒。从图1可以看到，采用Ge非晶化的样品的PMOS延伸区结深为31nm，比无Ge非晶化的样品结深要减小46％左右，同时由于Ge的注入，提高了B的激活率，使超浅结表面浓度提高约100％，薄层电阻减少35％。从图3中可以看出，有Ge非晶化的样品，饱和驱动电源Ios提高了27％。这是由于Ge非晶化引入了一单轴压应力，如图2所示，因为侧墙-1非常薄，使应力源与沟道中心的距离较短，所以此单轴压应力对沟道作用较强，结果大大提高了PMOS器件的空穴迁移率，与无Ge非晶化的PMOS器件比较，其空穴迁移率提高26％，在较小的关态漏电流Ioff下，获得了大的开态饱和电流Ion。综上所述，本专利技术可以大幅度地提高PMOS场效应晶体管空穴迁移率，同时使源漏延伸区薄层电阻大大减少，这两者都使器件电流驱动能力大大提高，而同时保持低的关态漏电流。本文档来自技高网...

【技术保护点】
一种提高ＰＭＯＳ场效应晶体管空穴迁移率的方法，包括以下步骤：步骤１：在反应离子刻蚀多晶硅形成栅电极后，低压化学汽相沉积正硅酸乙酯，７１０－７５０℃热分解ＳｉＯ↓［２］－１薄膜，厚度２０－４０ｎｍ；步骤２：反应离子刻蚀ＳｉＯ↓ ［２］－１，形成侧墙－１，压力２００－２５０ｍτ，射频功率２５０－３５０Ｗ，ＣＨＦ↓［３］／ＣＦ↓［４］／Ａｒ＝４０－６０ｓｃｃｍ／５－１６ｓｃｃｍ／２００－３００ｓｃｃｍ，无过刻蚀，软刻蚀５－１０秒；步骤３：锗非晶化注入，能量１５ －４０Ｋｅｖ，剂量２－８×１０↑［１４］ｃｍ↑［－２］；步骤４：ＢＦ↓［２］或Ｂ低能注入，能量５－８Ｋｅｖ，剂量３－６×１０↑［１４］ｃｍ↑［－２］；步骤５：低压化学汽相沉积正硅酸乙酯热分解ＳｉＯ↓［２］－２，温度７１０－７ ５０℃，厚度１００－１５０ｎｍ；步骤６：反应离子刻蚀ＳｉＯ↓［２］－２，形成侧墙－２，压力２００－２５０ｍτ，射频功率２５０－３５０Ｗ，ＣＨＦ↓［３］／ＣＦ↓［４］／Ａｒ＝４０－６０ｓｃｃｍ／５－１６ｓｃｃｍ／２００－３００ｓｃｃｍ ；步骤７：ＢＦ↓［２］源／漏注入，能量２５－３５Ｋｅｖ，剂量１．５－３×１０↑［１５］ｃｍ↑［－２］；步骤８：快速热退火，温度１０００－１０２０℃，时间４－８秒，形成源／漏结。...

【技术特征摘要】
1.一种提高PMOS场效应晶体管空穴迁移率的方法，包括以下步骤步骤1在反应离子刻蚀多晶硅形成栅电极后，低压化学汽相沉积正硅酸乙酯，710-750℃热分解SiO2-1薄膜，厚度20-40nm；步骤2反应离子刻蚀SiO2-1，形成侧墙-1，压力200-250mτ，射频功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm，无过刻蚀，软刻蚀5-10秒；步骤3锗非晶化注入，能量15-40Kev，剂量2-8×1014cm-2；步骤4BF2或B低能注入，能量5-8Kev，剂量3-6×1014cm-2；步骤5低压化学汽相沉积正硅酸乙酯热分解SiO2-2，温度710-750℃，厚度100-150nm；步骤6反应离子刻蚀SiO2-2，形成侧墙-2，压力200-250mτ，射频功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm；步骤7BF2源/漏注入，能量25-35Kev，剂量1.5-3×1015cm-2；...

【专利技术属性】
技术研发人员：徐秋霞，钱鹤，谢玲，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]