电荷泵及其时钟产生电路、存储器制造技术

本申请公开了一种电荷泵及其时钟产生电路、存储器，时钟产生电路包括：环形振荡器，包括N级振荡单元，每一级振荡单元用于输出一个对应的时钟信号，且每一级振荡单元输出的时钟信号用于驱动下一级振荡单元振荡；错相组合电路，用于将每一级振荡单元输出的时钟信号两两组合以生成输出时钟信号；电流源产生电路，用于产生驱动环形振荡器的充放电电流，基于电源电压获得具有特定电压系数的电流源，电流源提供的参考电流用于消除电源电压对振荡单元的影响。上述方案，能够提升输出的时钟信号的频率，降低环形振荡器输出的时钟信号的电压系数；通过电流源补偿时钟信号的电压系数，以减小输出的时钟信号的频率受电源电压的影响。小输出的时钟信号的频率受电源电压的影响。小输出的时钟信号的频率受电源电压的影响。

【技术实现步骤摘要】
电荷泵及其时钟产生电路、存储器


[0001]本申请涉及存储器
，特别是涉及一种电荷泵及其时钟产生电路、存储器。

技术介绍

[0002]存储器通常设置有电荷泵，电荷泵用于提供存储器在编程/擦除/读等操作阶段中所需的可变电压。其中，电荷泵通过时钟实现驱动，时钟的速度和精度影响电荷泵的面积和效率。
[0003]高频时钟通常采用环形振荡器结构，如图1所示，环形振荡器10设有N级振荡单元11，每级振荡单元11包括MOS管111、MOS管112和电容113，MOS管111的源极接收电源电压VDD，MOS管111的栅极和MOS管112的栅极连接上一级的振荡单元11，MOS管111的漏极、MOS管112的漏极和电容113的第一端连接下一级的振荡单元11，MOS管112的源极和电容113的第二端接地。环形振荡器10的振荡周期满足以下公式：
[0004][0005]其中，C为电容113的容值，V
T
、β
N
和β
P
为MOS器件(MOS管111、MOS管112)的参数。
[0006]由公式(1)可得，环形振荡器10的振荡周期与电源电压VDD和级数N相关，因此导致振荡周期随电源电压VDD变化且被级数N限制，其中N的最小值为3，环形振荡器10的最高输出频率被限制。

技术实现思路

[0007]本申请至少提供一种电荷泵及其时钟产生电路、存储器。
[0008]本申请第一方面提供了一种时钟产生电路，包括：
[0009]环形振荡器，包括N级振荡单元，其中，每一级所述振荡单元用于输出一个对应的时钟信号，且每一级所述振荡单元输出的所述时钟信号用于驱动下一级所述振荡单元振荡，N为奇数；
[0010]错相组合电路，用于将每一级所述振荡单元输出的所述时钟信号两两组合以生成输出时钟信号，其中，生成的所述输出时钟信号的频率为每一级所述振荡单元输出的时钟信号的频率的N倍；
[0011]电流源产生电路，用于产生驱动所述环形振荡器的充放电电流，基于所述电源电压获得具有特定电压系数的电流源；
[0012]其中，所述电流源提供的参考电流用于消除所述电源电压对所述振荡单元的影响，从而使得每一级所述振荡单元输出的所述时钟信号与所述电源电压无关。
[0013]本申请第二方面提供了一种电荷泵，包括上述的时钟产生电路，所述时钟产生电路产生输出时钟信号，所述输出时钟信号用于驱动所述电荷泵。
[0014]本申请第三方面提供了一种存储器，包括上述的电荷泵。
[0015]本申请的有益效果是：本申请的环形振荡器包括N级振荡单元，每一级振荡单元用
于输出一个对应的时钟信号，且每一级振荡单元输出的时钟信号用于驱动下一级振荡单元振荡，错相组合电路用于将每一级振荡单元输出的时钟信号两两组合以生成输出时钟信号，生成的输出时钟信号的频率为每一级振荡单元输出的时钟信号的频率的N倍；电流源产生电路，用于产生驱动所述环形振荡器的充放电电流，基于所述电源电压获得具有特定电压系数的电流源；其中，所述电流源提供的参考电流用于消除所述电源电压对所述振荡单元的影响，从而使得每一级所述振荡单元输出的所述时钟信号与所述电源电压无关。本申请通过错相组合电路能够提升输出的时钟信号的频率，避免环形振荡器的输出的时钟信号的频率被限制，降低环形振荡器输出的时钟信号的电压系数；通过电流源产生电路消除电源电压对每一级振荡单元的影响，即电流源补偿输出的时钟信号的电压系数，以减小输出的时钟信号的频率受电源电压的影响。
[0016]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。
附图说明
[0017]此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并与说明书一起用于说明本申请的技术方案。
[0018]图1是现有的环形振荡器的电路示意图；
[0019]图2是本申请时钟产生电路一实施例的结构示意图；
[0020]图3是本申请环形振荡器一实施例的电路示意图；
[0021]图4是本申请错相组合电路一实施例的电路示意图；
[0022]图5是本申请时钟产生电路的时序示意图；
[0023]图6是本申请电流源一实施例的电路示意图；
[0024]图7是本申请电流源另一实施例的电路示意图；
[0025]图8是图7中缓冲器的工作延时与电源电压的曲线示意图；
[0026]图9是本申请电流源又一实施例的电路示意图；
[0027]图10是本申请电流源再一实施例的电路示意图；
[0028]图11是本申请电荷泵一实施例的结构示意图；
[0029]图12是本申请存储器一实施例的结构示意图。
具体实施方式
[0030]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0031]请参阅图2，图2是本申请时钟产生电路一实施例的结构示意图。时钟产生电路20用于驱动电荷泵(图未示)，电荷泵可以应用于存储器(图未示)，用于提供存储器在编程/擦除/读等操作阶段中所需的可变电压，存储器可以包括Nand-flash芯片、EEPROM(Electrically Erasable Programmable read only memory，带电可擦可编程只读存储器)芯片、NOR Flash(非易失闪存技术)芯片或者其他需要高压的存储芯片。
[0032]其中，时钟产生电路20包括环形振荡器21、错相组合电路22以及电流源产生电路24。环形振荡器21包括N级振荡单元211，N为奇数；每一级振荡单元211用于输出一个对应的时钟信号，且每一级振荡单元211输出的时钟信号用于驱动下一级振荡单元211振荡。
[0033]错相组合电路22用于将每一级振荡单元211输出的时钟信号两两组合以生成输出时钟信号PCLK，即错相组合电路22可以与每一级振荡单元211的输出端连接，以接收每一级振荡单元211输出的时钟信号。例如，错相组合电路22接收到时钟信号CLK1、时钟信号CLK2和时钟信号CLK3，并将时钟信号CLK1和时钟信号CLK2、时钟信号CLK2和时钟信号CLK3以及时钟信号CLK1和时钟信号CLK3组合，以实现两两组合。其中，输出时钟信号PCLK的频率为每一级振荡单元211输出的时钟信号的N倍，因此通过错相组合电路22能够提升输出的时钟信号PCLK的频率，避免环形振荡器21的输出的时钟信号的频率被限制，降低环形振荡器21输出的时钟信号的电压系数。
[0034]电流源产生电路24用于产生驱动环形振荡器21的充放电电流，并基于电源电压获得具有特定电压系数的电流源23，特定电压系数可以预先设定的电压系数，例如特定的电压系数为K。其中，电流本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟产生电路，其特征在于，包括：环形振荡器，包括N级振荡单元，其中，每一级所述振荡单元用于输出一个对应的时钟信号，且每一级所述振荡单元输出的所述时钟信号用于驱动下一级所述振荡单元振荡，N为奇数；错相组合电路，用于将每一级所述振荡单元输出的所述时钟信号两两组合以生成输出时钟信号，其中，生成的所述输出时钟信号的频率为每一级所述振荡单元输出的时钟信号的频率的N倍；电流源产生电路，用于产生驱动所述环形振荡器的充放电电流，基于电源电压获得具有特定电压系数的电流源；其中，所述电流源提供的参考电流用于消除所述电源电压对所述振荡单元的影响，从而使得每一级所述振荡单元输出的所述时钟信号与所述电源电压无关。2.根据权利要求1所述的时钟产生电路，其特征在于，每一级所述振荡单元分别包括：存储电容，用于存储驱动电压；充放电电路，设置在电源电压和地电压之间，且连接所述存储电容以利用所述电源电压对所述存储电容进行充电以使所述驱动电压逐渐升高，并利用所述地电压对所述存储电容进行放电以使所述驱动电压逐渐降低；缓冲器，工作在所述电源电压和所述地电压之间，并连接所述存储电容以接收所述驱动电压并根据所述驱动电压而产生由逻辑低电平和逻辑高电平组成的所述时钟信号；其中，每一级所述振荡单元中的所述充放电电路还进一步接收上一级所述振荡单元中所述缓冲器输出的上一级时钟信号以藉由所述上一级时钟信号而驱动本级的所述充放电电路对所述存储电容进行充电或者进行放电；第一级所述振荡单元中的所述充放电电路接收的所述上一级时钟信号为第N级所述振荡单元中的所述缓冲器输出的对应的所述时钟信号。3.根据权利要求2所述的时钟产生电路，其特征在于，所述充放电电路包括：第一类型第一开关元件，其控制端连接所述电流源以接收第一类型镜像偏置电压，其第一通路端连接至所述电源电压；第一类型第二开关元件，其第一通路端连接至所述第一类型第一开关元件的第二通路端；第二类型第一开关元件，其控制端连接所述电流源以接收第二类型镜像偏置电压，其第一通路端连接至所述地电压；第二类型第二开关元件，其第一通路端连接所述第一类型第二开关元件的第二通路端；其中，所述第一类型第二开关元件的控制端和所述第二类型第二开关元件的控制端连接在一起并接收所述上一级时钟信号，而所述第一类型第二开关元件的第二通路端和所述第二类型第二开关元件的第二通路端连接在一起并连接至所述存储电容。4.根据权利要求3所述的时钟产生电路，其特征在于，所述电源电压的工作范围处于第一范围时，所述缓冲器的工作延时相对于每一级所述振荡单元输出的所述时钟信号的时钟周期处于可忽略状态，所述电流源提供的所述参考电流与所述电源电压成正比关系，以消除所述电源电压对所述振荡单元的影响，从而使得每一级所述振荡单元输出的所述时钟信
号与所述电源电压无关。5.根据权利要求4所述的时钟产生电路，其特征在于，所述电流源包括：运算放大器，其反向输入端接收基于所述电源电压的缩放电压；第一类型第三开关元件，其控制端连接所述运算放大器的输出端，其第一通路端连接至所述电源电压，而其第二通路端通过电阻连接至所述地电压，其中，所述第一类型第三开关元件的第二通路端与所述电阻之间的节点连接至所述运算放大器的正向输入端；参考电流镜像输出单元，连接所述运算放大器的输出端，以产生所述参考电流，其中，所述参考电流与流经所述电阻的电流一致；镜像偏置电压产生单元，连接所述参考电流镜像输出单元，以接收所述参考电流并产生相应的所述第一类型镜像偏置电压和所述第二类型镜像偏置电压。6.根据权利要求3所述的时钟产生电路，其特征在于，所述电源电压的工作范围处于第二范围时，所述第二范围包括第一子范围和至少一个第二子范围；当所述电源电压工作在所述第一子范围时，所述缓冲器的工作延时相对于每一级所述振荡单元输出的所述时钟信号的时钟周期处于可忽略状态，所述电流源提供的所述参考电流与所述电源电压成正比关系；而当所述电源电压工作在任意一个所述第二子范围时，所述...

【专利技术属性】
技术研发人员：张其营，钱慧，赵前利，左平，
申请(专利权)人：上海江波龙微电子技术有限公司，
类型：发明
国别省市：