一种改进深沟槽DRAM钨金属位线的CMP工艺窗的方法技术

本发明专利技术采用新方法，通过在ＭＯ位线接触窗填充材料凹陷刻蚀阶段同时移除多晶硅层，解决了在深沟槽ＤＲＡＭ的内连线制作过程中，常规（ＭＯ）位线接触窗填充材料凹陷（ＡＲＣ　　Ｒｅｃｅｓｓ）刻蚀，只考虑形成图案的形状，而在（ＭＯ）位线钨金属的化学机械研磨（ＣＭＰ）之后随机产生多晶硅残留，影响钨金属研磨工艺窗的问题。

【技术实现步骤摘要】

本专利技术涉及金属内连线的制作方法，特别是涉及改进深沟槽动态随机存取存储器(Dynamic Random Access Memory，DRAM)的钨金属位线的化学机械研磨(Chemical Mechanical Polishing，CMP)工艺窗的方法。
技术介绍
在深沟槽DRAM的内连线制作过程中，位线金属的形成过程如图1A～1D所示，字符线和接触窗形成以后，用光刻胶填充接触窗，进行凹陷刻蚀，形成光刻胶的插塞以保护接触窗底部在后续位线形成过程中不受影响。常规(M0)位线接触窗的光刻胶凹陷(ARC Recess)刻蚀，只考虑形成图案的形状，因此作为接触窗刻蚀阻挡层的多晶硅层保留下来，如图1A所示。然后在其上形成抗反射层和光刻胶层，经过光刻、刻蚀形成第二光刻图案，即位线图案，如图1B所示。在电介质层和接触窗上形成一阻障层，这时阻障层材料如钛/氮化钛(Ti/TiN)与多晶硅直接接触，在经过回火处理的过程中，两者反应生成难以研磨去除的硅化钛，如图1C所示。当在阻障层上形成导电层，并填入接触窗形成导电结构后，用化学研磨方法移除部分导电层和全部多晶硅层时，由于阻障层材料钛/氮化钛(Ti/TiN)与多晶硅反应生成的难以研磨去除的硅化钛成为硬掩模，在导电层化学机械研磨后存在多晶硅的残留，从而影响形成的钨金属位线的工艺窗性能，可能导致位线的短路，破坏器件性能。多晶硅层在M0位线的形成阶段没有用处。因此本专利技术提出一新方法解决上述问题。
技术实现思路
本专利技术的目的是克服现有技术中深沟槽DRAM的M0位线形成阶段，由于多晶硅残留导致钨金属研磨不均匀，多晶硅残留影响钨金属工艺窗性能的问题。本专利技术的改进深沟槽DRAM钨金属位线的CMP工艺窗的方法，包括形成字符线及其上的电介质层；刻蚀形成M0位线接触窗形成插塞；回填填充材料至接触窗以保护接触窗底层之硅芯片，凹陷刻蚀多余填充材料同时刻蚀去除多晶层，以使硅芯片表面平坦化，以利于后续定义M0位线图案；刻蚀形成M0位线图案；形成一阻障层于电介质层和接触窗上；形成一导电层于该阻障层上，并填入接触窗中以形成导体结构；移除部分该导电层和部分阻障层以暴露电介质层。根据本专利技术，采用光刻胶作为回填填充材料，填充至接触窗以保护接触窗底层之硅芯片。多晶硅层是采用易于与其反应的物质，如氟化物或其他卤化物，刻蚀采用同一干式刻蚀机台，不同步骤，一次性完成光刻胶凹陷刻蚀与多晶硅刻蚀。阻障金属采用钛/氮化钛，导电层采用钨金属，采用化学机械研磨方法移除多余导电层和部分阻障层，形成钨金属位线。本专利技术的方法，由于在光刻胶凹陷刻蚀形成插塞的同时，将多晶硅层全部刻蚀掉，因此可以防止钨金属化学机械研磨后多晶硅的残留产生的对其工艺窗的影响。附图说明图1A～1D是常规的位线接触窗钨插塞的形成过程。图2A～2D是本专利技术的位线接触窗钨插塞的形成过程。附图标记说明1字符线 2第一电介质层3第二电介质层4多晶硅层5光刻胶插塞 6位线接触窗7位线图案8阻障层9导电层覆盖 10多晶硅残留 具体实施例方式深沟槽DRAM的制造过程中，常规的形成接触窗钨插塞的过程，如图1A～1D所示，字符线1形成以后，其上覆盖第一电介质层2和第二电介质层3，光刻胶定义位线接触窗图案，并以多晶硅层4为刻蚀阻挡层进行位线接触窗的刻蚀，形成位线接触窗6，然后用光刻胶填充接触窗，进行凹陷刻蚀，形成光刻胶的插塞5以保护接触窗底部在后续位线形成过程中不受影响。常规(M0)位线接触窗6的光刻胶凹陷(ARC Recess)刻蚀，只考虑形成图案的形状，因此作为刻蚀阻挡层的多晶硅层4保留下来，如图1A所示。然后在其上形成抗反射层和光刻胶层，经过光刻、刻蚀形成第二光刻图案，并去除光刻胶、抗反射层及光刻胶插塞5，即形成位线图案7，如图1B所示。在电介质层和接触窗上形成一阻障层8，这时阻障层材料如钛/氮化钛(Ti/TiN)与多晶硅层4直接接触，在经过回火处理的过程中，两者反应生成难以研磨去除的硅化钛，如图1C所示。当在阻障层8上形成导电层9，并填入接触窗形成导电结构后，用化学机械研磨方法移除部分导电层和全部多晶硅层及部分阻障层时，由于阻障层材料钛/氮化钛(Ti/TiN)与多晶硅反应生成的难以研磨去除的硅化钛成为硬掩模，在导电层化学机械研磨后存在多晶硅的残留10，从而影响形成的钨金属位线的工艺窗性能，可能导致位线的短路，破坏器件性能。本专利技术的改进深沟槽DRAM钨金属位线的CMP工艺窗的方法，首先在制成字符线1及第一电介质层2和第二电介质层3后，以多晶硅层为刻蚀阻挡层进行位线接触窗的刻蚀，形成接触窗6，然后用光刻胶填充位线接触窗6，进行凹陷刻蚀致使硅芯片表面平坦化，以利定义M0位线图案7，同时将多晶硅层4全部刻蚀去除，暴露出电介质层3，如图2A所示。其中凹陷刻蚀采用与光刻胶反应的物质如氧化物或氟化物刻蚀方法，多晶硅刻蚀采用可以与多晶硅反应的物质，如氟化物或其他卤化物，刻蚀采用同一干式刻蚀机台，不同步骤，一次性完成光刻胶凹陷刻蚀与多晶硅刻蚀。然后进行抗反射层与光刻胶层的旋涂，曝光、显影等进行第二光刻图案的制作，并去除光刻胶和抗反射层，以及光刻胶插塞5，形成位线图案7，如图2B所示。在电介质层3和接触窗6上形成一接触金属阻挡层8，其采用钛/氮化钛，由于多晶硅层4已经去除，没有多晶硅与金属钛的接触，因此就避免了两者产生反应生成难以化学机械研磨去除的硅化钛的问题，如图2C所示，再形成导电层9，并填充到接触窗中，其导电层采用钨金属。进行化学机械研磨，移除部分导电层和部分阻障层，形成如图2D所示的结构，位线接触窗上就不会有如图1D中所示的多晶硅残留10，钨金属位线的化学机械研磨后的工艺窗性能得到提高，避免了多晶硅残留导致的短路和器件性能的破坏。本文档来自技高网...

【技术保护点】
一种改进深沟槽ＤＲＡＭ钨金属位线的ＣＭＰ工艺窗的方法，包括形成字符线及其上的电介质层；刻蚀形成Ｍ０位线接触窗形成插塞；回填填充材料至接触窗以保护接触窗底层之硅芯片，凹陷刻蚀多余填充材料同时刻蚀去除多晶层，以使 硅芯片表面平坦化，以利于后续定义Ｍ０位线图案；刻蚀形成Ｍ０位线图案；形成一阻障层于电介质层和接触窗上；形成一导电层于该阻障层上，并填入接触窗中以形成导体结构；移除部分该导电层和部分阻障层以暴露电介质层。

【技术特征摘要】
1.一种改进深沟槽DRAM钨金属位线的CMP工艺窗的方法，包括形成字符线及其上的电介质层；刻蚀形成M0位线接触窗形成插塞；回填填充材料至接触窗以保护接触窗底层之硅芯片，凹陷刻蚀多余填充材料同时刻蚀去除多晶层，以使硅芯片表面平坦化，以利于后续定义M0位线图案；刻蚀形成M0位线图案；形成一阻障层于电介质层和接触窗上；形成一导电层于该阻障层上，并填入接触窗中以形成导体结构；移除部分该导电层和部分阻障层以暴露电介质层。2.根据权利要求1的方法，其特征在于，所述的回填填充材料，可以是光刻胶。3.根据权利要求1的方法，其特征在于，所述的多晶硅层是在接触窗填充材料凹陷刻蚀后，一次性全部刻蚀掉...

【专利技术属性】
技术研发人员：廖国彰，姜海涛，仇圣棻，廖端泉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]