继电板及具有继电板的半导体器件制造技术

本发明专利技术涉及一种继电板，其设置于设有多个半导体芯片的半导体封装中，该继电板转接用于对多个半导体芯片进行布线的线或用于对该半导体封装的引线框架和该半导体芯片进行布线的线，该继电板包括多条布线，每条布线连接至少三个焊盘。

【技术实现步骤摘要】

本专利技术通常涉及继电板(relay board)以及具有继电板的半导体器件，更具体地涉及一种设置于半导体器件中的继电板，例如用于对多个半导体芯片进行布线或对半导体芯片和半导体封装的引线框架进行布线的继电板，并涉及具有该继电板的半导体器件，其中该半导体器件具有多个半导体芯片容置在单个半导体封装中的结构。
技术介绍
已知可通过使用SiP(系统级封装)技术可以制作在一个半导体封装中设置有多个具有不同功能的芯片的单个封装。在通过使用这种技术在单个半导体封装中设置多个半导体芯片的情况下，必须直接丝焊多个半导体芯片本身，或者丝焊各个半导体芯片与半导体封装的引线框架。图1为示出使用SiP技术的现有技术半导体器件的俯视图。参照图1，在现有技术半导体器件10中，在具有焊盘19的引线框架上设置第一半导体芯片11。第二半导体芯片18粘合并固定至第一半导体芯片11上。第二半导体芯片18的四个焊盘12-1至12-4分别连接至设置在第一半导体芯片11的四边的焊盘9中的焊盘9-1至9-4。第一半导体芯片11的焊盘9通过用于引线框架的焊线17连接至引线框架的焊盘19。但是，在多个半导体芯片11和18粘合在一起的情况下，例如第一半导体芯片11的焊线13和14等焊线交叉，并且例如第一半导体芯片11的焊线15和16等焊线的线长太长。为解决上述问题，如图2和图3所示，提出在半导体封装中设有用于通过焊线转接布线的引线芯片(terminal chip)的实例。图2为设有引线芯片的现有技术半导体器件的第一实例的平面图。参照图2，在半导体器件20中，在第一半导体芯片11与第二半导体芯片18之间放置引线芯片25。在引线芯片25中形成8个焊盘26。此外，在引线芯片25中设置4条金属布线(metal wiring)27，其中每条金属布线27均连接两个焊盘26。例如，一对相连接的焊盘26通过第一焊线24连接至第二半导体芯片18的焊盘12，通过第二焊线28连接至第一半导体芯片11的焊盘9，以及通过第三焊线29连接至引线框架的焊盘19。在这种结构下，引线芯片25通过焊线24、28以及29转接(relay)，从而线长可以比图1所示的结构缩短很多。图3为设有引线芯片的现有技术半导体器件的第二实例的平面图。参照图3，在半导体器件30中，在第一半导体芯片11上并排设置第二半导体芯片18与引线芯片35。在引线芯片35中形成6个焊盘36。并且，在引线芯片35中设置3条连接两个焊盘36的金属布线37。图3中，在引线芯片35的左侧和中间的金属布线37所连接的焊盘36中，焊盘36-1通过第一焊线38连接至第二半导体芯片18的焊盘12；焊盘36-2通过第二焊线39连接至第一半导体芯片11的焊盘9，并进一步通过引线框架的焊线17连接至引线框架的焊盘19。在这种结构下，引线芯片35通过焊线38和39转接，从而避免图1所示结构中的焊线交叉。参见日本特许公开No.61-112346、No.8-78467、No.2001-7278、以及No.2004-56023。但是，引线芯片所转接的半导体芯片的尺寸以及半导体芯片中形成的焊盘的数目或排列是变化的。因此，即使引线芯片适合于某半导体封装的设计，该引线芯片也不可能总是适合其它半导体封装的设计。也就是说，图2和图3所示的引线芯片25和35并不能总是适合不同于图2和图3所示的半导体芯片的半导体芯片组合。因此，在现有技术中，有必要制造及制备用于与安装至另一半导体芯片上的一个半导体芯片组合或其每一个设计的引线芯片。仅可用于该安装芯片的特定组合的引线芯片需要较长的开发周期，并且制造成本高。
技术实现思路
因此，本专利技术的总体目的是提供一种新颖且实用的继电板以及具有该继电板的半导体器件。本专利技术另一更具体的目的是提供一种继电板以及具有该继电板的半导体器件，该继电板不仅可广泛和普遍应用于该继电板所转接的半导体芯片的特定组合，而且可广泛和普遍应用于该半导体芯片与其它半导体芯片的多种组合。通过在设有多个半导体芯片的半导体封装中设置继电板可实现本专利技术的上述目的，其中该继电板转接用于对多个半导体芯片进行布线的线(wire)或用于对该半导体封装的引线框架和该半导体芯片进行布线的线，该继电板包括多条布线，每条布线连接至少三个焊盘。通过一种半导体器件也可实现本专利技术的上述目的，其中该半导体器件具有如下结构在第一半导体芯片上设有继电板，该继电板上设有第二半导体芯片，并且该第一半导体芯片、该第二半导体芯片、以及该继电板被封装；该继电板转接用于对多个半导体芯片进行布线的线或用于对该半导体器件的引线框架以及该半导体芯片进行布线的线，该继电板包括多条布线，每条布线连接至少三个焊盘。通过一种半导体器件也可实现本专利技术的上述目的，其中该半导体器件具有如下结构在继电板上设有第一半导体芯片，在该第一半导体芯片上设有第二半导体芯片，并且该第一半导体芯片、该第二半导体芯片、以及该继电板被封装；该继电板转接用于对多个半导体芯片进行布线的线或用于对该半导体器件的引线框架以及该半导体芯片进行布线的线，该继电板包括多条布线，每条布线连接至少三个焊盘。通过一种半导体器件也可实现本专利技术的上述目的，其中该半导体器件具有如下结构第一半导体芯片和第二半导体芯片并排设置于继电板上，并且该第一半导体芯片、该第二半导体芯片、以及该继电板被封装；该继电板转接用于对该多个半导体芯片进行布线的线或用于对该半导体器件的引线框架以及该半导体芯片进行布线的线，该继电板包括多条布线，每条布线连接至少三个焊盘。通过一种半导体器件也可实现本专利技术的上述目的，其中该半导体器件具有如下结构第二半导体芯片和继电板并排设置于第一半导体芯片上，并且该第一半导体芯片、该第二半导体芯片、以及该继电板被封装； 该继电板转接用于对该半导体芯片进行布线的线或用于对该半导体器件的引线框架以及该半导体芯片进行布线的线，该继电板包括多条布线，每条布线连接至少三个焊盘。附图说明图1为示出使用SiP技术的现有技术半导体器件的平面图；图2为设有引线芯片的现有技术半导体器件的第一实例的平面图；图3为设有引线芯片的现有技术半导体器件的第二实例的平面图；图4为本专利技术第一实施例的引线芯片的平面图；图5(A)为图4中虚线所环绕的部分的放大图，以及图5(B)为与使金属布线的焊盘的位置与另一金属布线的焊盘的位置在垂直于设置金属布线的方向的方向上均匀的情况进行比较的视图；图6为图4所示的引线芯片的修改实施例的平面图；图7为本专利技术的第二实施例的引线芯片的平面图；图8为图7所示的本专利技术的第二实施例的引线芯片的第一修改实施例的引线芯片的平面图；图9为图7所示的本专利技术的第二实施例的引线芯片的第二修改实施例的引线芯片的平面图；图10为图7所示的本专利技术的第二实施例的引线芯片的第三修改实施例的引线芯片的平面图；图11为本专利技术的第三实施例的引线芯片的平面图；图12为本专利技术的第四实施例的引线芯片的平面图；图13为本专利技术的第五实施例的引线芯片的平面图；图14为本专利技术的第六实施例的引线芯片的平面图；图15为本专利技术的第七实施例的引线芯片的平面图。具体实施例方式以下参照图4至图15说明本专利技术的实施例。为方便说明，参照图4至图10说明本专利技术的实施例的引线芯片，然后参照图11至图15说明本专利技术的实施例的半导本文档来自技高网...

【技术保护点】
一种继电板，该继电板设置于设有多个半导体芯片的半导体封装中，该继电板转接用于对所述多个半导体芯片进行布线的线或用于对该半导体封装的引线框架和该半导体芯片进行布线的线，该继电板包括：多条布线，每条布线连接至少三个焊盘。

【技术特征摘要】
JP 2005-7-20 2005-2103901.一种继电板，该继电板设置于设有多个半导体芯片的半导体封装中，该继电板转接用于对所述多个半导体芯片进行布线的线或用于对该半导体封装的引线框架和该半导体芯片进行布线的线，该继电板包括多条布线，每条布线连接至少三个焊盘。2.如权利要求1所述的继电板，其中所述多条布线中的至少一条布线以同心方式设置于该继电板的主表面上。3.如权利要求2所述的继电板，其中以同心方式设置于该继电板的该主表面上的该布线的一部分以开环方式设置于该继电板的该主表面上。4.如权利要求1所述的继电板，其中所述多条布线中的至少两条布线以互相平行的方式设置于该继电器板的主表面上。5.如权利要求1所述的继电板，其中所述多条布线中的至少一条布线以该布线的一部分弯曲成指定角度的状态设置于该继电板的主表面上。6.如权利要求1所述的继电板，其中由所述多条布线的第一布线连接的焊盘的位置，在设置所述多条布线的方向上偏离由与所述多条布线的第一布线相邻的所述多条布线的第二布线连接的焊盘的位置。7.如权利要求1所述的继电板，其中该继电板还包含多个层；其中所述多条布线中的至少一条布线设置在与设有另一布线的层不同的层中。8.如权利要求1所述的继电板，其中该继电器板还包含单个层；其中所述多条布线设置在该单个层中。9.如权利要求1所述的继电板，其中该继电板的材料选自由硅、陶瓷、酚醛树脂、玻璃环氧树脂、聚酰亚胺膜、和聚乙烯对苯二甲酸酯膜构...

【专利技术属性】
技术研发人员：泷吞丰，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]