一种集成电路及集成电路的布线与版本号修改的方法技术

本发明专利技术公开了一种集成电路，包括至少一个版本寄存器，所述版本寄存器的输入端与所述集成电路的所有金属层连接，且通过上拉电路或下拉电路连接到初始电平；设置电平走线，所述设置电平走线与所述集成电路的所有金属层连接，且相邻所述版本寄存器的输入端走线，所述设置电平走线的电平与所述初始电平反向。本发明专利技术还公开了一种集成电路的布线方法和集成电路版本号的修改方法。本发明专利技术通过版本寄存器的输入端走线和设置电平走线，分别与集成电路的所有金属层连接，实现了在不增加修改层数的情况下，对集成电路的版本号的修改，从而防止了在对集成电路进行修改或升级时，由于修改层数的增加而导致的生产成本与生产出样片时间的增加。

【技术实现步骤摘要】

本专利技术涉及电子
，特别是涉及一种集成电路及集成电路的布线 与版本号修改的方法。
技术介绍
随着电子技术的快速发展，集成电路的规模越来越大，复杂性越来越高, 而且这些集成电路往往需要软件驱动。而当集成电路修改设计或升级后，与 之对应的软件需要对该集成电路的版本号进行识别。现在，每个定制的集成电路都有一个内部版本号。该内部版本号集成到 芯片的内部电路中， 一般会用寄存器的形式实现，并可以由集成电路的驱动 软件读取。针对全定制的集成电路，这个内部版本号在芯片生产时已经固定， 除非重新设计集成电路的版图，否则一般不可更改。随着用户对产品的质量和产品功能的多样性等要求的不断提高，经常会 遇到对集成电路的修改或升级的情况。现有技术中一般通过两种方式对集成 电路进行修改或升级。 一种是全部重新设计该集成电路，采用该方式时，按 集成电路的设计流程，对整个设计重新进行综合、布线、时序分析、版图设 计等，采用该方式可以直接修改该集成电路的内部版本号。另一种方式是部 分修改集成电路，当一些设计只需要对第一版的集成电路进行错误修改、少 部分功能修改时，没有必要对整个设计重新进行综合、布线、时序分析、版 图设计等，而是直接修改该集成电路的某些金属层或过孔层。采用该方式时, 修改的层数越少，则成本越低、集成电路生产出样片的时间越快。在实现本专利技术过程中，专利技术人发现现有技术中至少存在如下问题在采 用部分修改集成电路的方式对该集成电路进行修改或升级时，如果该集成电 路的版本寄存器与该集成电路需要修改的电路不在同一层中，则需要增加对 该版本寄存器所在层的修改，以实现对该集成电路的版本号的修改。但是，由于修改层数的增加，而导致了生产成本与生产出样片时间的增加。
技术实现思路
本专利技术实施例要解决的问题是提供一种集成电路及集成电路的布线与 版本号修改的方法，以实现在不增加修改层数的情况下，对集成电路的版本 号进行修改。为达到上述目的，本专利技术实施例的技术方案提供一种集成电路，包括 至少一个版本寄存器，所述版本寄存器的输入端与所述集成电路的所有金属 层连接，且通过上拉电路或下拉电路连接到初始电平；设置电平走线，所述 设置电平走线与所述集成电路的所有金属层连接，且相邻所述版本寄存器的 输入端走线，所述设置电平走线的电平与所述初始电平反向。本专利技术实施例的技术方案还提供了一种集成电路的布线方法，包括以下 步骤将版本寄存器的输入端走线连接到所述集成电路的所有金属层，且通 过上拉电路或下拉电路连接到初始电平；在每一金属层中相邻所述版本寄存 器的输入端走线处，布置设置电平走线，且将所述设置电平走线连接到所述 集成电路的所有金属层，所述设置电平走线的电平与所述初始电平反向。本专利技术实施例的技术方案还提供了 一种集成电路版本号的修改方法，包 括以下步骤从与所述集成电路的所有金属层连接的版本寄存器的输入端走 线中，选择待修改的版本寄存器的输入端走线；将选择的版本寄存器的输入 端走线与设置电平走线连接。上述技术方案中的一个实施例具有如下优点本专利技术实施例通过版本 寄存器的输入端走线和设置电平走线，分别与集成电路的所有金属层连接， 实现了在不增加修改层数的情况下，对集成电路的版本号的修改，从而防 止了在对集成电路进行修改或升级时，由于修改层数的增加而导致的生产成 本与生产出样片时间的增加。附图说明图1是本专利技术实施例的一种集成电路中版本寄存器和设置电平走线的布线结构示意图；图2是本专利技术实施例的一种集成电路中修改后的版本寄存器和设置电平 走线的布线结构示意图；图3是本专利技术实施例的另 一种集成电路中修改后的版本寄存器和设置电 平走线的布线结构示意图；图4是本专利技术实施例的一种集成电路版本号的修改方法流程图；图5是本专利技术实施例的另 一种集成电路版本号的修改方法流程图。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述 本专利技术实施例的一种集成电路，包括至少一个版本寄存器和设置电平走 线，版本寄存器的输出端连到CPU接口上，用于标识该集成电路的版本；在 修改该集成电路的版本时，设置电平走线连接到版本寄存器的输入端，以改 变该版本寄存器的值。在集成电路第一次投版时，版本寄存器的输入端与集成电路的所有金属 层连接，且通过上拉电路或下拉电路连接到初始电平，当初始电平为高电平 时，版本寄存器的输入端通过上拉电路连接到初始电平，此时该版本寄存器 的初始值为1;当初始电平为低电平时，版本寄存器的输入端通过下拉电路连 接到初始电平，此时该版本寄存器的初始值为0。设置电平走线与集成电路的 所有金属层连接，且与版本寄存器的输入端走线相邻，设置电平走线的电平 与初始电平反向，当初始电平为高电平时，设置电平走线的电平为低电平； 当初始电平为低电平时，设置电平走线的电平为高电平。当集成电路包含多 个金属层时，集成电路的相邻金属层之间的设置电平走线与版本寄存器的输 入端走线互相交错。该集成电路中可以包含多个版本寄存器，本实施例以一个版本寄存器为 例。图1所示为集成电路第一次投版时的版本寄存器和设置电平走线的布线 结构，本实施例中的集成电路包括4个金属层和3个过孔层，其中，第一金 属层中包含设置电平走线11和版本寄存器的输入端走线21,第二金属层中包舍没置电平走线12和版本寄存器的输入端走线22,第三金属层中包含设置电 平走线13和版本寄存器的输入端走线23,第四金属层中包含设置电平走线 14和版本寄存器的输入端走线24。该集成电路的设置电平走线分别通过过孔 层的过孔15、过孔16和过孔17与集成电路的所有金属层连接；该集成电路 的版本寄存器的输入端走线分别通过过孔层的过孔25、过孔26和过孔27与 集成电路的所有金属层连接。该集成电路的相邻金属层之间的设置电平走线 与版本寄存器的输入端走线互相交错。如果集成电路修改设计或升级，且需要对该集成电路的版本进行同步修 改，则可以通过连接设置电平走线与版本寄存器的输入端走线，从而改变该 版本寄存器的值，实现对该集成电路版本的修改。本专利技术实施例中根据修改 集成电路的实际情况，可以采用两种方式连接设置电平走线与版本寄存器的 输入端走线。 一种方式为设置电平走线通过走线与同一金属层的版本寄存器 的输入端走线连接。以图1所示版本寄存器和设置电平走线的布线结构为例， 当集成电路修改设计或升级时，如果需要修改第一金属层中的电路，则通过 走线将设置电平走线11和版本寄存器的输入端走线21连接，修改后的版本 寄存器和设置电平走线的布线结构如图2所示。另一种方式为设置电平走线通过过孔与相邻金属层的版本寄存器的输入 端走线连接。以图1所示版本寄存器和设置电平走线的布线结构为例，当集 成电路修改设计或升级时，如果需要修改第一过孔层中的电路，则通过过孔 31将设置电平走线12和版本寄存器的输入端走线21连接，修改后的版本寄 存器和设置电平走线的布线结构如图3所示。本实施例通过版本寄存器的输入端走线和设置电平走线，分别与集成 电路的所有金属层连接，实现了在不增加修改层数的情况下，对集成电路 的版本号的修改，从而防止了在对集成电路进行修改或升级时，由于修改层 数的增加而导致的生产成本与生产出样片时间的增加。本专利技术实施例的一种集成电路的布线方法，包括布置本文档来自技高网...

【技术保护点】
一种集成电路，其特征在于，包括：至少一个版本寄存器，所述版本寄存器的输入端与所述集成电路的所有金属层连接，且通过上拉电路或下拉电路连接到初始电平；设置电平走线，所述设置电平走线与所述集成电路的所有金属层连接，且相邻所述版本寄 存器的输入端走线，所述设置电平走线的电平与所述初始电平反向。

【技术特征摘要】
1、一种集成电路，其特征在于，包括至少一个版本寄存器，所述版本寄存器的输入端与所述集成电路的所有金属层连接，且通过上拉电路或下拉电路连接到初始电平；设置电平走线，所述设置电平走线与所述集成电路的所有金属层连接，且相邻所述版本寄存器的输入端走线，所述设置电平走线的电平与所述初始电平反向。2、 如权利要求1所述集成电路，其特征在于，所述集成电路的相邻金属 层之间的设置电平走线与版本寄存器的输入端走线互相交错。3、 如权利要求1所述集成电路，其特征在于，所述设置电平走线与所述 版本寄存器的输入端走线连接。4、 如权利要求3所述集成电路，其特征在于，所述设置电平走线与版本 寄存器的输入端走线连接，具体包括所述设置电平走线通过走线与同一金 属层的版本寄存器的输入端走线连接，或所述设置电平走线通过过孔与相邻 金属层的版本寄存器的输入端走线连接。5、 一种集成电路的布线方法，其特征在于，包括以下步骤 将版本寄存器的输入端走线连接到所述集成电路的所有金属层，且通过上拉电路或下拉电路连接到初始电平；在每一金属层中相邻所述版本寄存器的输入端走线处，布置设置电平走 线，且将所述设置电平走线连接到所述集成电路的所有金属层，所述设置电 平走线的电平与所述初始电平反向。6、 如权利要求5所述集成电路的布线方法，其特征在于，布置集成电路 的相邻金属层之间的设置电平走线与版...

【专利技术属性】
技术研发人员：沈建海，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]