具有原位嵌入的纳米层以改善机械性能的低k电介质CVD膜形成工艺制造技术

提供一种材料叠层（１２），该材料叠层（１２）包含具有约１Ｅ－１０米／秒或更大的断裂速度的一个或更多个膜（１４）和在一个或更多个膜（１４）内或与其直接接触的至少一个单层（１６），其中，至少一个单层（１６）将材料叠层（１２）的断裂速度降低到小于１Ｅ－１０米／秒的值。一个或更多个膜（１４）不限于低ｋ电介质，而可包含诸如金属的材料。在优选的实施例中，提供具有约３．０或更小的有效介电常数ｋ的低ｋ电介质叠层（１２），其中，通过将至少一个纳米层（１６）引入电介质叠层（１２）中，叠层（１２）的机械性能得到改善。在不明显增加叠层（１２）内的膜的介电常数并且不需要使本发明专利技术的电介质叠层（１２）经受任何后处理步骤的情况下，机械性能的改善得到实现。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种电介质叠层（１２），包括：至少一个电介质材料（１４），所述至少一个电介质材料（１４）具有约３．０或更小的介电常数；和包含Ｓｉ和Ｏ的原子的至少一个纳米层（１６）。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：宋V恩古彦，萨拉赫L雷恩，埃里克G里尼格尔，井田健作，达里尔D雷斯塔诺，
申请(专利权)人：国际商业机器公司，索尼株式会社，
类型：发明
国别省市：US[]