半导体器件制造技术

本发明专利技术涉及高度集成的存储器单元和具有所述存储器单元的半导体器件。根据一个实施例，一种半导体器件包括：多个存储器单元，所述多个存储器单元垂直地层叠在基础衬底上，所述多个存储器单元中的每一个包括：位线，其从所述基础衬底垂直地定向；电容器，其与所述位线水平地间隔开；有源层，其被水平地定向在所述位线与所述电容器之间；字线，其位于所述有源层的上表面和下表面中的至少一个上，并且在与所述有源层交叉的方向上水平地延伸；以及覆盖层，其位于所述字线与所述位线之间，并且包括低k材料和气隙中的至少一种。低k材料和气隙中的至少一种。低k材料和气隙中的至少一种。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求2020年7月7日提交的申请号为10
‑
2020
‑
0083557的韩国专利申请的优先权，其全部内容通过引用合并于本文中。


[0003]本公开的实施例涉及半导体器件，并且更具体地，涉及存储器单元和包括所述存储器单元的半导体器件。

技术介绍

[0004]近来，为了增大存储器件的净裸片，存储器单元已经持续地缩小。
[0005]尽管缩小的存储器单元应该使得寄生电容(Cb)减小和电容增加，但是由于存储器单元的结构限制而难以增大净裸片。

技术实现思路

[0006]根据本公开的实施例，提供了高度集成的存储器单元以及具有所述存储器单元的半导体器件。
[0007]根据一个实施例，一种半导体器件包括：多个存储器单元，其垂直地层叠在基础衬底上，所述多个存储器单元中的每一个包括：位线，其从所述基础衬底垂直地定向；电容器，其与所述位线水平地间隔开；有源层，其被水平地定向在所述位线和所述电容器之间；字线，其位于所述有源层的上表面和下表面中的至少一个上，并且在与所述有源层交叉的方向上水平地延伸；以及覆盖层，其位于在所述字线与所述位线之间，并且包括低k材料和气隙中的至少一种。
[0008]根据一个实施例，一种半导体器件包括：基础衬底，其包括外围电路单元；位线，从所述基础衬底垂直地定向；字线，其与所述位线和所述基础衬底间隔开，并且在与所述位线交叉的方向上水平地延伸；以及覆盖层，其包括位于所述字线与所述位线之间的气隙。
[0009]根据一个实施例，半导体器件包括：位线，其从基础衬底在第一方向上垂直地延伸；电容器，其沿着与所述基础衬底平行的第二方向与所述位线间隔开；有源层，其沿着从所述位线到所述电容器的第二方向水平地延伸；字线，其位于所述位线与所述电容器之间，并且在第三方向上水平地延伸而与所述有源层接触；以及覆盖层，其位于所述字线与所述位线之间，其中，所述覆盖层包括低k材料和气隙。
[0010]所述覆盖层可以包括第一氧化硅层和包围所述第一氧化硅层的第二氧化硅层。所述第一氧化硅层可以包括气隙嵌入的掺杂碳的氧化硅，并且所述第二氧化硅层可包括无掺杂碳的氧化硅。
[0011]所述覆盖层可以包括氧化硅层和包围所述氧化硅层的氮化硅层。所述氧化硅层可以包括气隙嵌入的掺杂碳的氧化硅，并且氮化硅层可以包括无掺杂碳的氮化硅。
[0012]根据本公开的实施例，所述覆盖层形成在所述位线与所述字线之间。因此，可以在
所述位线与所述字线之间确保足够的物理距离。
[0013]根据本公开的实施例，可以通过内衬材料来抑制接缝的横向迁移。因此，可以防止字线的穿孔。
[0014]根据本公开的实施例，低k材料和气隙形成在所述位线与所述字线之间。因此，可以减小在所述位线与所述字线之间的寄生电容。
附图说明
[0015]图1A是示出根据本公开的一个实施例的半导体器件的立体图。
[0016]图1B是沿着图1A的线A
‑
A
’
截取的布局。
[0017]图1C是沿着图1B的线B
‑
B
’
截取的截面图。
[0018]图1D是示意性地示出覆盖层CPL的立体图。
[0019]图2是根据本公开的一个实施例的半导体器件的布局图。
[0020]图3是示出根据本公开的一个实施例的半导体器件的视图；
[0021]图4A和图4B是示出根据本公开的一个实施例的半导体器件的视图。
[0022]图5A和图5B是示出根据本公开的一个实施例的半导体器件的视图。
具体实施方式
[0023]在下文中，参照示意性截面图、平面图或框图来描述本公开的实施例。可以根据制造技术和/或公差对视图进行改变或修改。因此，本公开的实施例不限于如本文所示和所说明的特定类型，而是可以包括由制造过程导致的改变或修改。例如，可以示意性地示出附图中所示的区域或面积，并且所示出的它们的形状仅提供作为示例，而不是限制本公开的类别或范围。
[0024]根据本公开的各种实施例，可以通过垂直地层叠存储器单元来减小寄生电容，同时增加存储器单元密度。
[0025]图1A是示出根据本公开的一个实施例的半导体器件的立体图。图1B是沿着图1A的线A
‑
A
’
截取的布局。图1C是沿着图1B的线B
‑
B
’
截取的截面图。图1D是示意性地示出覆盖层CPL的立体图。
[0026]参见图1A至图1D，半导体器件100可以包括基础衬底LS，并且存储器单元阵列MCA可以形成在基础衬底LS上。存储器单元阵列MCA可以被定向为垂直于基础衬底LS。基础衬底LS可以包括平面，并且存储器单元阵列MCA可以被定位成垂直于基础衬底LS的平面。存储器单元阵列MCA可以从基础衬底LS沿着第一方向D1垂直地向上定向。存储器单元阵列MCA可以包括存储器单元MC的三维阵列。存储器单元阵列MCA可以包括多个存储器单元MC1、MC2、MC3和MC4。例如，存储器单元阵列MCA可以包括：第一存储器单元MC1、第二存储器单元MC2、第三存储器单元MC3和第四存储器单元MC4。第一存储器单元MC1和第三存储器单元MC3可以沿着第一方向D1垂直地定向。第二存储器单元MC2和第四存储器单元MC4可以沿着第一方向D1垂直地定向。第一存储器单元MC1和第二存储器单元MC2可以沿着第三方向D3水平地定向。第三存储器单元MC3和第四存储器单元MC4可以沿着第三方向D3水平地定向。
[0027]存储器单元阵列MCA的各个存储器单元MC1、MC2、MC3和MC4可以包括位线BL、晶体管TR、电容器CAP和板线PL。晶体管TR和电容器CAP可以沿着第二方向D2水平地定向。各个存
储器单元MC1、MC2、MC3和MC4可以进一步包括字线WL，并且字线WL可以沿着第三方向D3伸长。在各个存储器单元MC1、MC2、MC3和MC4中，位线BL、晶体管TR、电容器CAP和板线PL可以沿着第二方向D2水平地定位。存储器单元阵列MCA可以包括动态随机存取存储器(DRAM)存储器单元阵列。替选地，存储器单元阵列MCA可以包括：相变随机存取存储器(PCRAM)、基于氧化还原的随机存取存储器(RERAM)或磁阻随机存取存储器(MRAM)，并且电容器CAP可以被另一个存储元件替换。
[0028]基础衬底LS可以包括适合于半导体处理的材料。基础衬底LS可以包括导电材料、电介质材料和半导体材料中的至少一种或多种。各种材料可以形成在基础衬底LS上。基础衬底LS可以包括半导体衬底。基础衬底LS可以由含硅材料形成。基础衬底LS可以包括：硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、掺杂碳的硅、其组合或其多层结构。基础衬底LS可以包括其他半导体材料，例如，锗。基础衬底LS可以包括复合半导体衬底，例如，III/V族半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其包括：多个存储器单元，所述多个存储器单元垂直地层叠在基础衬底上；所述多个存储器单元中的每一个包括：位线，其从所述基础衬底垂直地定向；电容器，其与所述位线水平地间隔开；有源层，其被水平地定向在所述位线与所述电容器之间；字线，其位于所述有源层的上表面和下表面中的至少一个上，并且在与所述有源层交叉的方向上水平地延伸；以及覆盖层，其位于所述字线与所述位线之间，并且包括低k材料和气隙中的至少一种。2.根据权利要求1所述的半导体器件，其中，所述覆盖层被水平地定向在所述位线与所述字线之间。3.根据权利要求1所述的半导体器件，其中，所述覆盖层包括：第一内衬材料，其在所述位线与所述字线之间；以及第二内衬材料，其被所述第一内衬材料包围并且包括所述低k材料。4.根据权利要求3所述的半导体器件，其中，所述低k材料包括相对于所述第一内衬材料具有刻蚀选择性的材料。5.根据权利要求3所述的半导体器件，其中，所述低k材料包括掺杂碳的材料，并且其中，所述第一内衬材料包括氧化硅或氮化硅。6.根据权利要求3所述的半导体器件，其中，所述低k材料包括：碳化硅(SiC)、碳氮化硅(SiCN)或碳氧化硅(SiCO)。7.根据权利要求1所述的半导体器件，其中，所述气隙与所述字线物理地间隔开，并且被嵌入在所述覆盖层中。8.根据权利要求7所述的半导体器件，其中，所述气隙直接接触所述位线。9.根据权利要求1所述的半导体器件，其中，所述基础衬底包括连接至所述位线的外围电路单元。10.根据权利要求1所述的半导体器件，其中，所述位线是所述有源层的一部分，并且所述电容器是动态随机存取存储器单元阵列的一部分。11.根据权利要求1所述的半导体器件，其中，所述电容器包括：存储节点，其被水平地定向并且连接至所述有源层；电介质层，其在所述存储节点上；以及板式节点，其在所述电介质层上；以及其中所述存储节点被成形为圆柱。12.根据权利要求1所述的半导体器件，其中，所述字线包括：上字线，其位于所述有源层的上表面之上；以及下字线，其位于所述有源层的下表面之下，以及其中不同的电位被施加至所述上字线和所述下字线。13.根据权利要求1所述的半导体器件，其中，所述字线包括位于所述有源层的上表面上的单个字线，以及其中，所述半导体器件还包括绝缘层，所述绝缘层面对所述单个字线并且位于所述有源层的
下表面之下。14.根据权利要求1所述的半导体器件，其中，所述字线包括包围所述有源层的...

【专利技术属性】
技术研发人员：柳丞昱，孙成勋，李起洪，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：