一种应用于SVC控制的低压差分总线通讯装置制造方法及图纸

一种应用于SVC控制的低压差分总线通讯装置，包括低压差分通讯总线、DI/O接口板、AI/O接口板、脉冲触发板、CPU板、阀组回报板、通讯接口板、一次刀闸设备、一次系统采样、阀组以及HMI远程显示器，采用低压差分通讯总线技术和FPGA通讯协议，通过串并行相结合的通讯方式，实现多主多从的通讯模式。实现了低压差分信号频率100Mbps，总线通讯带宽800Mbps，数据最大通讯延迟100us，使整体装置能够适应数据量大的复杂系统，提高了响应时效性和通讯效率，同时低压差分通讯总线匹配51欧姆阻抗的标准总线板，提高了稳定性和抗干扰性。提高了稳定性和抗干扰性。提高了稳定性和抗干扰性。

【技术实现步骤摘要】
一种应用于SVC控制的低压差分总线通讯装置


[0001]本技术涉及SVC无功补偿装置
，特别涉及一种应用于SVC控制的低压差分总线通讯装置。

技术介绍

[0002]在现行SVC无功补偿装置中，通常采用DSP作为CPU处理器，并对外围板卡进行数据传输，数据信号一般为CMOS或TTL电平信号，然而CMOS或TTL电平信号传输时速往往限制在33Mbps甚至更低才能保证稳定性，同时在板卡之间采用SCI总线、CAN总线等单串行通讯方式进行数据传输，此种SVC无功补偿装置硬件实现容易、设计简单，目前在数据量较小、响应时效性低、稳定性差、抗干扰能力弱、通讯效率低的设备中应用较多。但在复杂系统、数据量大、响应时效性高、稳定性高、抗干扰能力强、通讯效率高的设备中，其性能跟不上设备的要求。

技术实现思路

[0003]针对现有技术存在的问题及技术要求，本技术的目的是提供了一种应用于SVC控制的低压差分总线通讯装置，采用低压差分通讯总线技术，通过串并行相结合的通讯方式，实现多主多从的通讯模式。
[0004]为了达到上述目的，本技术采用以下技术方案实现：
[0005]一种应用于SVC控制的低压差分总线通讯装置，包括低压差分通讯总线、DI/O接口板、AI/O接口板、脉冲触发板、CPU板、阀组回报板、通讯接口板、一次刀闸设备、一次系统采样、阀组以及HMI远程显示器；所述的低压差分通讯总线的各接口与DI/O接口板、AI/O接口板、脉冲触发板、CPU板、阀组回报板以及通讯接口板内的FPGA编程器相连；所述的DI/O接口板与一次刀闸设备相连；所述的AI/O接口板与一次系统采样相连；所述的脉冲触发板与一次系统采样和阀组相连；所述的阀组回报板与阀组相连；所述的通讯接口板与HMI远程显示器相连。
[0006]所述的低压差分通讯总线，利用FPGA编程器多主多从和串行与并行相结合的通讯方式，将DI/O接口板、AI/O接口板、脉冲触发板、CPU板、阀组回报板以及通讯接口板连接至低压差分通讯总线，并匹配51欧姆阻抗的标准总线板，传输2.5V电平标准的低压差分信号。
[0007]所述的DI/O接口板，包括FPGA编程器，通过FPGA编程器的DI/O接口与一次刀闸设备相连，传输一次刀闸设备的开关量低压差分信号。
[0008]所述的AI/O接口板，包括FPGA编程器和DSP信号处理器，FPGA编程器与DSP信号处理器通过并行通讯方式相连，同时DSP信号处理器AI/O接口与一次系统采样相连，传输一次系统采样的模拟量低压差分信号。
[0009]所述的脉冲触发板，包括FPGA编程器和DSP信号处理器，FPGA编程器与DSP信号处理器通过串行通讯方式相连，同时DSP信号处理器脉冲触发接口与一次系统采样和阀组相连，接收一次系统采样的同步电平低压差分信号，并输出脉冲低压差分信号至阀组。
[0010]所述的CPU板，包括FPGA编程器和DSP信号处理器，FPGA编程器与DSP信号处理器通过串行与并行相结合的通讯方式相连，对采集的低压差分信号进行处理并存储，同时将处理后的低压差分信号对外输出至一次刀闸设备、一次系统采样、阀组以及HMI远程显示器。
[0011]所述的阀组回报板，包括FPGA编程器，通过FPGA编程器的阀组回报接口与阀组相连，接收阀组回报低压差分信号。
[0012]所述的通讯接口板，包括FPGA编程器和ARM处理器，FPGA编程器与ARM处理器通过异步串行通讯方式相连，ARM处理器与HMI远程显示器通过串口通讯方式相连，将显示低压差分信号传输至HMI远程显示器。
[0013]与现有技术相比，本技术的有益效果是：
[0014](1)本技术一种应用于SVC控制的低压差分总线通讯装置，采用低压差分通讯总线和FPGA通讯协议，实现了低压差分信号频率100Mbps，总线通讯带宽800Mbps，数据最大通讯延迟100us，使整体装置能够适应数据量大的复杂系统，提高了响应时效性和通讯效率；
[0015](2)本技术一种应用于SVC控制的低压差分总线通讯装置，通过低压差分通讯总线匹配51欧姆阻抗的标准总线板，提高了稳定性和抗干扰性。
[0016]上述说明仅是本技术技术方案的概述，为了能够更清楚地了解本技术的技术手段，从而可依照说明书的内容予以实施，并且为了让本技术的上述和其他目的、特征和优点能够更明显易懂，以下列举本技术的具体实施方法。
[0017]根据下文结合附图对本技术具体实施例的详细描述，本领域技术人员将会更加明了本技术的上述及其他目的、特征和优点，但不作为对本技术的限定。
附图说明
[0018]图1为本技术的结构框图；
[0019]图2为本技术的低压差分通讯总线底板原理图；
[0020]图3为本技术的FPGA编程器接口原理图。
具体实施方式
[0021]为了便于理解本技术，下面将对本技术进行更全面的描述。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容的理解更加透彻全面。
[0022]除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的
的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
[0023]以下结合附图对本技术提供的具体实施方式进行详细说明。
[0024]如图1所示，一种应用于SVC控制的低压差分总线通讯装置的结构框图，包括低压差分通讯总线、DI/O接口板、AI/O接口板、脉冲触发板、CPU板、阀组回报板、通讯接口板、一次刀闸设备、一次系统采样、阀组以及HMI远程显示器；所述的低压差分通讯总线的各接口与DI/O接口板、AI/O接口板、脉冲触发板、CPU板、阀组回报板以及通讯接口板内的FPGA编程器相连；所述的DI/O接口板与一次刀闸设备相连；所述的AI/O接口板与一次系统采样相连；
所述的脉冲触发板与一次系统采样和阀组相连；所述的阀组回报板与阀组相连；所述的通讯接口板与HMI远程显示器相连。
[0025]低压差分通讯总线，利用FPGA编程器多主多从和串行与并行相结合的通讯方式，将DI/O接口板、AI/O接口板、脉冲触发板、CPU板、阀组回报板以及通讯接口板连接至低压差分通讯总线。
[0026]如图2所示，一种应用于SVC控制的低压差分总线通讯技术的低压差分通讯总线底板原理图，匹配51欧姆阻抗的标准总线板，其依次连接有阻抗匹配的低压差分总线电路、电流到电压的低压差分电平信号转换电路以及2.5V电平基准电路，并传输2.5V电平标准的低压差分信号。
[0027]如图3所示，一种应用于SVC控制的低压差分总线通讯技术的FPGA编程器接口原理图，采用的FPGA编程器型号为EP4CGX50CF23I7N、DSP信号处理器型号为TMS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于SVC控制的低压差分总线通讯装置，包括低压差分通讯总线、DI/O接口板、AI/O接口板、脉冲触发板、CPU板、阀组回报板、通讯接口板、一次刀闸设备、一次系统采样、阀组以及HMI远程显示器；所述的低压差分通讯总线的各接口与DI/O接口板、AI/O接口板、脉冲触发板、CPU板、阀组回报板以及通讯接口板内的FPGA编程器相连；所述的DI/O接口板与一次刀闸设备相连；所述的AI/O接口板与一次系统采样相连；所述的脉冲触发板与一次系统采样和阀组相连；所述的阀组回报板与阀组相连；所述的通讯接口板与HMI远程显示器相连。2.根据权利要求1所述的一种应用于SVC控制的低压差分总线通讯装置，其特征在于，所述的低压差分通讯总线，利用FPGA编程器多主多从和串行与并行相结合的通讯方式，将DI/O接口板、AI/O接口板、脉冲触发板、CPU板、阀组回报板以及通讯接口板连接至低压差分通讯总线，并匹配51欧姆阻抗的标准总线板，传输2.5V电平标准的低压差分信号。3.根据权利要求1所述的一种应用于SVC控制的低压差分总线通讯装置，其特征在于，所述的DI/O接口板，包括FPGA编程器，通过FPGA编程器的DI/O接口与一次刀闸设备相连，传输一次刀闸设备的开关量低压差分信号。4.根据权利要求1所述的一种应用于SVC控制的低压差分总线通讯装置，其特征在于，所述的AI/O接口板，包括FPGA编程器和DSP信号处理器，FPGA编程器与DSP信号处理...

【专利技术属性】
技术研发人员：王兴，王立春，蔡安勇，王光磊，徐维东，苏连起，马涛，安万洙，胡建华，王晓艳，董欣，刘永杰，张大为，刘磊，李国清，张雷，
申请(专利权)人：辽宁荣信兴业电力技术有限公司，
类型：新型
国别省市：