一种高压无功补偿装置的锁相环双冗余切换电路结构制造方法及图纸

一种高压无功补偿装置的锁相环双冗余切换电路结构，包括第一锁相环芯片、第二锁相环芯片和双冗余切换电路；第一锁相环芯片为FPGA芯片，第二锁相环芯片为DSP芯片。双冗余切换电路包括依次连接的与门、非门、或门和多路复用开关；第一锁相使能信号和第二锁相使能信号连接多路复用开关的两个使能端，多路复用开关的两个数据输入端分别连接第一锁相环芯片的锁相信号输出端和第二锁相环芯片的锁相信号输出端，两个数据输出端共同输出最终的锁相信号。在现有的锁相环技术的基础上对其电路结构进行改进，同时使用两种锁相芯片，用合理设计的冗余切换电路来实现两种芯片的信号切换，能够发挥两种芯片各自的优点，保证高压无功补偿装置的稳定运行。装置的稳定运行。装置的稳定运行。

【技术实现步骤摘要】
一种高压无功补偿装置的锁相环双冗余切换电路结构


[0001]本技术涉及高压无功补偿装置
，特别涉及一种高压无功补偿装置的锁相环双冗余切换电路结构。

技术介绍

[0002]目前，在电网的高压动态无功补偿领域里，现有的高压动态无功补偿装置的设计主要存在两个技术难点：(一)为保证装置的补偿效果及可靠性，要求装置在高谐波污染、强干扰的环境中，能够稳定可靠的获得电网相位，从而保证无功补偿装置能可靠的工作而不至于频繁跳闸脱网；(二)为保证装置有很好的电能质量治理效果，就要求装置能在电网波形严重畸变的环境中，快速而准确地获取电网相位，从而保证经无功补偿装置治理后的电网能够满足各项电能指标的要求。
[0003]锁相环芯片可以采用FPGA芯片或DSP芯片，但是两者均有一定的问题：
[0004](1)采用FPGA芯片遇到比较大的问题是FPGA芯片的低端芯片计算能力弱，如果用于锁相功能则需要使用高端的FPGA。但高端的FPGA价格比较昂贵，并且供货不太稳定；
[0005](2)采用DSP芯片实现电力锁相环相对较容易，但是DSP容易受强干扰的影响，稳定性不及FPGA，易发生跳闸停机事故。
[0006]如果能同时使用两种芯片实现锁相则能同时发挥两种芯片各自的优点，保证高压无功补偿装置的稳定运行。

技术实现思路

[0007]为了解决
技术介绍
提出的技术问题，本技术提供一种高压无功补偿装置的锁相环双冗余切换电路结构，在现有的锁相环技术的基础上对其电路结构进行改进，同时使用两种锁相环芯片，用合理设计的冗余切换电路来实现两种芯片的信号切换，能够发挥两种芯片各自的优点，保证高压无功补偿装置的稳定运行。
[0008]为了达到上述目的，本技术采用以下技术方案实现：
[0009]一种高压无功补偿装置的锁相环双冗余切换电路结构，包括第一锁相环芯片、第二锁相环芯片和双冗余切换电路；所述的第一锁相环芯片为FPGA芯片，所述的第二锁相环芯片为DSP芯片。
[0010]所述的双冗余切换电路包括依次连接的与门、非门、或门和多路复用开关；与门的一个输入端连接第二锁相环芯片输出端的锁相成功信号DSPOK，与门的另一个输入端经由电阻RH1后连接至3.3V电源端，与门的输出端输出第二锁相使能信号DSPOK1并连接至非门的输入端，非门的输出端连接或门的一个输入端，或门的另一个输入端与第一锁相环芯片输出端的锁相成功信号FPGAOK连接，或门的输出端输出第一锁相使能信号FPGA OK1并连接至多路复用开关的第一使能端1OE，同时，第二锁相使能信号DSPOK1还连接至多路复用开关的第二使能端2OE；多路复用开关的第一数据输入端连接第一锁相环芯片的锁相信号输出端φ1，多路复用开关的第二数据输入端连接第二锁相环芯片的锁相信号输出端φ2，多路
复用开关的第一数据输出端与第二数据输出端相互连接，共同输出最终的锁相信号φ。
[0011]进一步地，所述的第一锁相环芯片的FPGA芯片输入端连接至电网的三相电压信号端，输出端输出第一锁相环芯片的锁相信号φ1，同时还输出电网的三相电压采样信号，连接至第二锁相环芯片的DSP芯片的输入端，第二锁相环芯片输出第二锁相环芯片的的锁相信号φ2。
[0012]进一步地，所述的第一锁相环芯片的FPGA芯片选择为EP4CGX50芯片。
[0013]进一步地，所述的第二锁相环芯片的DSP芯片选择为TMS320F28335芯片。
[0014]进一步地，所述的多路复用开关选择为SN74CBTLV3384PWR。
[0015]与现有技术相比，本技术的有益效果是：
[0016]1)本技术在现有的锁相环技术的基础上对其电路结构进行改进，同时使用两种锁相环芯片，用合理设计的冗余切换电路来实现两种芯片的信号切换，能够发挥两种芯片各自的优点，保证高压无功补偿装置的稳定运行；
[0017]2)冗余切换电路的设计合理，能够用电路的逻辑关系实现如下功能：如果DSP锁相成功则优先使用DSP芯片的锁相信号，如果DSP锁相不成功，则采用FPGA芯片的锁相信号，如果DSP和FPGA芯片均锁相不成功，则停止所有相位值输出；优先使用DSP芯片的信号，发挥DSP芯片锁相功能的优点；
[0018]3)用FPGA芯片作为电网信号的输入端，FPGA芯片的采样信号输出给DSP芯片，当DSP发生故障时，不影响整体功能的实现，发挥FPGA芯片的自身优点，不仅提高了电网相位信号的采样准确度，而且大大降低了高压无功补偿装置的故障跳闸几率。
附图说明
[0019]图1是本技术的整体连接结构框图；
[0020]图2是本技术的双冗余切换电路图；
[0021]图3是本技术实施例的第一锁相环芯片FPGA芯片的电路图第一部分；
[0022]图4是本技术实施例的第一锁相环芯片FPGA芯片的电路图第二部分；
[0023]图5是本技术实施例的第二锁相环芯片DSP芯片的电路图。
具体实施方式
[0024]以下结合附图对本技术提供的具体实施方式进行详细说明。
[0025]如图1所示，一种高压无功补偿装置的锁相环双冗余切换电路结构，包括第一锁相环芯片：FPGA芯片、第二锁相环芯片：DSP芯片、还有双冗余切换电路。图中：第一锁相环芯片的FPGA芯片输入端连接至电网的三相电压信号端，输出端输出第一锁相环芯片的锁相信号φ1，同时还输出电网的三相电压采样信号，连接至第二锁相环芯片的DSP芯片的输入端，第二锁相环芯片输出第二锁相环芯片的的锁相信号φ2。双冗余切换电路输入端连接第一锁相环芯片和第二锁相环芯片，输出端输出最终的锁相信号φ。
[0026]如图2所示，所述的双冗余切换电路包括依次连接的与门AND、非门NOT、或门OR和多路复用开关U122；所述的与门芯片型号为SN55451；所述的或门芯片型号为SN74AHCT32D；所述的非门芯片型号为：74HC14；所述的多路复用开关选择为SN74CBTLV3384PWR。
[0027]双冗余切换电路的具体结构描述为：第二锁相环芯片输出端的锁相成功信号
DSPOK连接至与门AND的一个输入端，与门AND的另一个输入端经由电阻RH1后连接至3.3V电源端，与门的输出端输出第二锁相使能信号DSPOK1并连接至非门NOT的输入端，非门NOT的输出端连接或门的一个输入端，或门OR的另一个输入端与第一锁相环芯片输出端的锁相成功信号FPGAOK连接，或门OR的输出端输出第一锁相使能信号FPGAOK1并连接至多路复用开关U122的第一使能端1OE，同时，第二锁相使能信号DSPOK1还连接至多路复用开关U122的第二使能端2OE；多路复用开关U122的第一数据输入端连接第一锁相环芯片的锁相信号输出端φ1(包括φ1(Ua)、φ1(Ub)、φ1(Uc))，多路复用开关的第二数据输入端连接第二锁相环芯片的锁相信号输出端φ2(包括φ2(Ua)、φ2(Ub)、φ2(Uc))，多路复用开本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压无功补偿装置的锁相环双冗余切换电路结构，其特征在于，包括第一锁相环芯片、第二锁相环芯片和双冗余切换电路；所述的第一锁相环芯片为FPGA芯片，所述的第二锁相环芯片为DSP芯片；所述的双冗余切换电路包括依次连接的与门、非门、或门和多路复用开关；与门的一个输入端连接第二锁相环芯片输出端的锁相成功信号DSP OK，与门的另一个输入端经由电阻RH1后连接至3.3V电源端，与门的输出端输出第二锁相使能信号DSP OK1并连接至非门的输入端，非门的输出端连接或门的一个输入端，或门的另一个输入端与第一锁相环芯片输出端的锁相成功信号FPGA OK连接，或门的输出端输出第一锁相使能信号FPGA OK1并连接至多路复用开关的第一使能端1OE，同时，第二锁相使能信号DSP OK1还连接至多路复用开关的第二使能端2OE；多路复用开关的第一数据输入端连接第一锁相环芯片的锁相信号输出端φ1，多路复用开关的第二数据输入端连接第二锁相环芯片的锁相信号输出端...

【专利技术属性】
技术研发人员：王立春，张雷，李国清，高大为，安万洙，王兴，王光磊，徐维东，
申请(专利权)人：辽宁荣信兴业电力技术有限公司，
类型：新型
国别省市：