【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件，并且更特别地涉及在具有薄的绝缘体 上硅(SOI)和块Si (bulk-Si)部分的衬底之上形成的集成半导体器 件，比如互补金属氧化物半导体(CMOS)器件，其中衬底的SOI 和块Si部分具有相同或者不同的晶体取向。特别地，本专利技术在半导 体衬底的SOI和块Si区域上形成nFET和pFET器件，该半导体衬 底具有在(100) 、 (110)或者(111 )晶体平面上的表面。处理衬 底的块Si区域以提供基本上无浮体效应的器件，该浮体效应通常出 现于以SOI为衬底形成的器件中。更具体而言，本专利技术涉及具有改 进的稳定性和性能的6T-SRAM (六晶体管静态随机存取存储器)单 元。
技术介绍
绝缘体上硅(SOI)器件提供相较于更多常规半导体器件而言的 数项优点。例如，SOI器件可以具有比执行相似任务的其它类型的器 件更低的功率消耗要求。SOI器件也可以具有比非SOI器件更低的 寄生电容。这转换成所得电路的更快开关时间。此外，当使用SOI制作工艺来制造电路器件时可以避免互补金属氧化物半导体(CMOS)器件常常表现出的闩锁(latchup)，，...
【技术保护点】
一种６Ｔ－ＳＲＡＭ单元半导体结构，包括：包括ＳＯＩ区域和块Ｓｉ区域的衬底，其中所述ＳＯＩ区域和所述块Ｓｉ区域具有相同或者不同的晶体取向；将所述ＳＯＩ区域与所述块Ｓｉ区域分离的隔离区域；位于所述块Ｓｉ区域中器件下方的阱区域和到所述阱区域的接触，其中所述接触稳定浮体效应并且提供用于通过施加偏置电压来调节所述块Ｓｉ区域中ＦＥＴ内阈值电压的手段；以及器件配置，选自于：（ａ）位于所述块Ｓｉ区域中的两个旁栅ｎＦＥＴ器件以及位于所述ＳＯＩ区域中的两个下拉ｎＦＥＴ器件和两个上拉ｐＦＥＴ器件；（ｂ）位于所述块Ｓｉ区域中的两个旁栅ｎＦＥＴ器件和两个下拉ｎＦＥＴ器件以及位于所述ＳＯＩ区域中的两个...
【技术特征摘要】
【国外来华专利技术】US 2005-4-15 11/108,0121.一种6T-SRAM单元半导体结构，包括包括SOI区域和块Si区域的衬底，其中所述SOI区域和所述块Si区域具有相同或者不同的晶体取向；将所述SOI区域与所述块Si区域分离的隔离区域；位于所述块Si区域中器件下方的阱区域和到所述阱区域的接触，其中所述接触稳定浮体效应并且提供用于通过施加偏置电压来调节所述块Si区域中FET内阈值电压的手段；以及器件配置，选自于(a)位于所述块Si区域中的两个旁栅nFET器件以及位于所述SOI区域中的两个下拉nFET器件和两个上拉pFET器件；(b)位于所述块Si区域中的两个旁栅nFET器件和两个下拉nFET器件以及位于所述SOI区域中的两个上拉pFET器件；(c)位于所述块Si区域中的两个下拉nFET器件以及位于所述SOI区域中的两个旁栅nFET器件和两个上拉pFET器件；以及(d)位于所述块Si区域中的两个上拉pFET器件以及位于所述SOI区域中的下拉nFET和旁栅nFET。2. 根据权利要求1所述的6T-SRAM单元半导体结构，其中存 在器件配置(a)。3. 根据权利要求2所述的6T-SRAM单元半导体结构，其中所 述块Si区域和所述SOI区域具有相同的晶体取向。4. 根据权利要求3所述的6T-SRAM单元半导体结构，其中所 述相同的晶体取向是(100)。5. 根据权利要求2所述的6T-SRAM单元半导体结构，其中所 述块Si区域和所述SOI区域具有不同的晶体取向。6. 根据权利要求5所述的6T-SRAM单元半导体结构，其中所 述不同的晶体取向包括(100) 、 (110)或者(111 )。7. 根据权利要求2所述的6T-SRAM单元半导体结构，其中所 述块Si区域和所述SOI区域包括相同或者不同的半导体材料。8. 根据权利要求7所述的6T-SRAM单元半导体结构，其中所 述半导体材料是含Si的半导体材料。9. 根据权利要求1所述的6T-SRAM单元半导体结构，其中存 在器件配置(b)。10. 根据权利要求9所述的6T-SRAM单元半导体结构，其中所 述块Si区域和所述SOI区域具有相同的晶体取向。11. 根据权利要求10所述的6T-SRAM单元半导体结构，其中 所述相同的晶体取向是(100)。12. 根据权利要求9所述的6T-SRAM单元半导体结构，其中所 述块Si区域和所述SOI区域具有不同的晶体取向。13. 根据权利要求12所述的6T-SRAM单元半导体结构，其中 所述不同的晶体取向包括(...
【专利技术属性】
技术研发人员：L钱格，S纳拉西姆哈，NJ罗勒，JW斯莱特，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。