倒装芯片配置中量子器件中的凸块连接放置制造技术

在倒装芯片配置中的第一表面的布局内，根据凸块集放置限制来映射凸块限制区域，其中第一凸块放置限制指定第一表面的布局中的凸块与量子位芯片元件之间的允许距离范围，并且其中第二凸块放置限制指定倒装芯片配置中的第二表面的布局中的凸块与量子位芯片元件之间的允许距离范围。在凸块限制区域外部，沉积导电材料以形成凸块，其中凸块包括导电结构，导电结构将第一表面和第二表面之间的信号电耦合，并且根据凸块放置限制集被定位。并且根据凸块放置限制集被定位。并且根据凸块放置限制集被定位。

【技术实现步骤摘要】
【国外来华专利技术】倒装芯片配置中量子器件中的凸块连接放置


[0001]本专利技术总体上涉及用于在量子器件中元件放置的方法、系统和计算机程序产品。更具体地说，本专利技术涉及用于倒装芯片配置中的量子器件中的凸块(bump)连接放置的方法、系统和计算机程序产品。

技术介绍

[0002]在下文中，除非在使用时明确区分，否则词或短语中的“Q”前缀指示该词或短语在量子计算上下文中的引用。
[0003]分子和亚原子粒子遵循量子力学的定律，量子力学是探索物理世界如何在基础水平上工作的物理分支。在这个水平，粒子以奇怪的方式表现，同时呈现多于一个状态，并且与非常远的其他粒子交互。量子计算利用这些量子现象以处理信息。
[0004]我们现在使用的计算机被称为传统计算机(本文中也称为“传统”计算机或传统节点，或“CN”)。传统的计算机使用传统的处理器，该处理器使用半导体材料和技术、半导体存储器和磁或固态存储设备来被制造，这被称为冯诺依曼架构。特别地，传统计算机中的处理器是二进制处理器，即，对以1和0表示的二进制数据进行操作。
[0005]量子处理器(q处理器)使用纠缠量子位器件(在本文中被紧凑地称为“量子位”，多个“量子位”)的奇性来执行计算任务。在量子力学工作的特定领域，物质粒子可以以多种状态存在，诸如“开”状态、“关”状态以及同时“开”和“关”两种状态。在使用半导体处理器的二进制计算限于仅使用ON和OFF状态(等效于二进制码中的1和0)的情况下，量子处理器利用这些物质的量子状态来输出可用于数据计算的信号。
[0006]传统计算机以位对信息进行编码。每个位可以取1或0的值，这些1和0用作最终驱动计算机功能的开/关开关。另一方面，量子计算机基于量子位，量子位根据量子物理学的两个关键原理来操作：叠加和纠缠。叠加意味着每个量子位可以同时表示1和0两者。纠缠意味着叠加中的量子位可以以非经典方式彼此相关；即，一个位的状态(是否是1或0或两者)可以取决于另一个位的状态，并且当两个量子位纠缠时比当它们被单独处理时存在更多的信息可以被确定。
[0007]使用这两个原理，量子位作为更复杂的信息处理器来运行，使量子计算机能够以允许它们解决使用传统计算机难以处理的难题的方式起作用。IBM已经成功地构建并且证明了使用超导量子位的量子处理器的可操作性(IBM是国际商业机器公司在美国和其它国家的注册商标)
[0008]在已知的半导体制造技术中，使用超导和半导体材料来制造诸如量子位的超导器件。超导器件通常使用一层或多层不同材料来实现器件的性能和功能。材料层可以是超导的、导电的、半导电的、绝缘的、电阻的、电感的、电容的，或者具有任何数量的其它属性。考虑到材料的性质、材料的形状、尺寸或放置、与材料相邻的其它材料以及许多其它考虑，可能必须使用不同的方法来形成不同的材料层。
[0009]超导器件通常是平面的，即其中超导结构被制造在一个平面上。非平面器件是三
维(3D)器件，其中一些结构形成在给定的制造平面之上或给定的制造平面之下。
[0010]q处理器被实现为多于一个量子位集。量子位被制造为单个制造平面上的共面器件的晶格。
[0011]超导量子位架构典型地在单个平面中以晶格结构来安排多个量子位。量子位利用谐振线(也称为“总线”)彼此耦合。使用读取线来读取量子位的量子态。
[0012]所有的谐振线与量子位共面(在同一平面中)。结果是位于晶格结构的内部、非外围区域中的量子位必须正交于晶格的制造平面而被访问。晶格的非外围区或区域是位于晶格周界内部的区域。这种访问内部量子位用于修改或读取量子位的量子状态的方式被称为“打破平面”。因为打破该平面可以导致量子处理器中的性能降级并且增加超导量子电路的复杂性，所以量子器件实现在打破该平面时需要仔细的设计考虑。
[0013]随着量子器件中量子位的数量增加，在不打断平面以访问内部量子位的情况下排列量子位变得更加困难。例如，十六个量子位器件可以使其量子位安排在两个平行的行中，每行八个量子位，而没有内部量子位。然而，具有三个平行的八个量子位的行的24量子位器件，每个量子位在正方形晶格布局中耦合，具有内部量子位行，该内部量子位行不能在电路平面内从该布置的外围被访问。同样，简单地增加两个平行行的长度(例如，使用每个十二量子位的两个平行行)导致量子器件具有不期望的附加区域以及将行的一端的量子位与行的另一端的量子位连接的附加复杂性。此外，这种连接的长运行需要额外的量子位操作，并且导致量子算法的执行时间增加。

技术实现思路

[0014]说明性实施例提供了一种方法、系统和计算机程序产品。实施例包括一种方法，该方法在倒装芯片配置中的第一表面的布局内，根据凸块放置限制集来映射凸块限制区域，其中第一凸块放置限制指定第一表面的布局中的凸块与量子位芯片元件之间的允许距离范围，并且其中第二凸块放置限制指定倒装芯片配置中的第二表面的布局中的凸块与量子位芯片元件之间的允许距离范围。实施例在凸块限制区域外部沉积导电材料以形成凸块，其中凸块包括导电结构，该导电结构将第一表面与第二表面之间的信号电耦合并且根据凸块放置限制集被定位。
[0015]实施例包括计算机可用程序产品。计算机可用程序产品包括一个或多个计算机可读存储设备，以及存储在一个或多个存储设备中的至少一个存储设备上的程序指令。
[0016]实施例包括计算机系统。该计算机系统包括一个或多个处理器、一个或多个计算机可读存储器、以及一个或多个计算机可读存储设备，以及存储在一个或多个存储设备中的至少一个存储设备上的程序指令，程序指令用于由一个或多个处理器中的至少一个处理器经由一个或多个存储器中的至少一个存储器来执行。
附图说明
[0017]在所附权利要求中阐述了被认为是本专利技术的特性的某些新颖特征。然而，通过参考以下结合附图对说明性实施例的详细描述，将最好地理解本专利技术本身及其优选使用模式、进一步的目的和优点，其中：
[0018]图1描述了其中可以实现说明性实施例的数据处理系统的网络的框图；
[0019]图2描绘了其中可以实现说明性实施例的数据处理系统的框图；
[0020]图3描绘了根据说明性实施例的用于倒装芯片配置中的量子器件中的凸块连接放置的示例配置的框图；
[0021]图4描绘了根据说明性实施例的用于倒装芯片配置中的量子器件中的凸块连接放置的示例配置的另一框图；
[0022]图5描绘了根据说明性实施例的倒装芯片配置中的量子器件中的凸块连接放置的示例；
[0023]图6描绘了根据说明性实施例的倒装芯片配置中的量子器件中的凸块连接放置的另一示例；
[0024]图7描绘了根据说明性实施例的倒装芯片配置中的量子器件中的凸块连接放置的另一示例；
[0025]图8描绘了根据说明性实施例的倒装芯片配置中的量子器件中的凸块连接放置的另一示例；
[0026]图9描绘了根据说明性实施例的用于在倒装芯片配置中的量子器件中的凸块连接放置的示例过程的流程图；
[0027]图10描绘了根据说明性实本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种计算机实现的方法，包括：在倒装芯片配置中的第一表面的布局内，根据凸块放置限制集来映射凸块限制区域，其中第一凸块放置限制指定所述第一表面的布局中的凸块与量子位芯片元件之间的允许距离范围，并且其中第二凸块放置限制指定所述倒装芯片配置中的第二表面的布局中的所述凸块与量子位芯片元件之间的允许距离范围；以及在所述凸块限制区域外部，沉积导电材料以形成所述凸块，其中所述凸块包括导电结构，所述导电结构将所述第一表面与所述第二表面之间的信号电耦合并且根据所述凸块放置限制集被定位。2.根据权利要求1所述的计算机实现的方法，还包括：根据凸块放置限制在所述第一表面的所述布局内来放置凸块集，所述凸块放置限制指定所述第一表面的所述布局中的第一凸块与第二凸块之间的允许距离范围；以及从所述第一表面的所述布局中移除所述凸块集中的、至少部分地在所述凸块限制区域内的凸块。3.根据权利要求1所述的计算机实现的方法，还包括：在所述第一表面的所述布局内映射凸块放置区域，所述凸块放置区域包括：所述凸块限制区域外部的所述第一表面的所述布局的部分；以及根据凸块放置限制在所述凸块放置区域内放置凸块集，所述凸块放置限制指定所述第一表面的所述布局中的第一凸块与第二凸块之间的允许距离范围。4.根据权利要求1所述的计算机实现的方法，还包括：检查所述第一表面的所述布局与第三凸块放置限制和第四凸块放置限制的一致性，其中所述第三凸块放置限制指定所述第一表面的所述布局中的第一凸块与第二凸块之间的允许距离范围，并且其中所述第四凸块放置限制指定所述第一表面的所述布局的部分的最小允许凸块密度；以及响应于所述检查，调整所述第一表面的所述布局的部分的凸块密度。5.根据权利要求4所述的计算机实现的方法，还包括：作...

【专利技术属性】
技术研发人员：邵东兵，M，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：