四阶前馈补偿运算放大器及其设计方法技术

本发明专利技术提供一种四阶前馈补偿运算放大器及其设计方法，基于“以四阶运放路径为主，相邻两阶运放路径中较低的一阶对较高的一阶递次进行前馈补偿”的结构设计，很容易得到传递函数的增益和三个零点，且只有前馈支路、不存在反馈支路，可由节点参数得到四个极点，根据得到的直流增益、三个零点和四个极点，即可得到该四阶前馈补偿运算放大器的传递函数，也就是说基于该电路结构设计，很容易就能得出传递函数；基于得出的传递函数及连续时间带通sigma

【技术实现步骤摘要】
四阶前馈补偿运算放大器及其设计方法


[0001]本专利技术涉及集成电路
，特别是涉及一种四阶前馈补偿运算放大器及其设计方法。

技术介绍

[0002]对于用于数百MHz中频的连续时间带通sigma
‑
delta调制器，其环路滤波器中的运算放大器的增益需要满足两个性能要求：(1)、在信号带宽内需要至少40dB的增益；(2)、在调制器的奈奎斯特频率处需要有10
‑
20dB的增益。传统的二阶Miller补偿的运算放大器难以满足这样的性能需求，高阶多路前馈补偿运算放大器正适用于这样的应用场景。
[0003]然而，由于随着其阶数的增加以及结构的复杂度增加使得设计者难以设计满足特定需求的高阶多路前馈补偿运算放大器。基于此，X.Yang等人通过计算四阶前馈补偿运算放大器的传递函数，得到了其运算放大器的四个极点和三个零点的位置，然后通过将运放放大器中主路跨导和前馈支路跨导进行约束使得三个零点大致相等，并且均处在放大器的单位增益带宽内，从而使得其设计的前馈运算放大器高达几百MHz带宽内保持至少40dB的增益，同时其本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种四阶前馈补偿运算放大器，其特征在于，包括第一跨导放大单元、第二跨导放大单元、第三跨导放大单元、第四跨导放大单元、第五跨导放大单元、第六跨导放大单元及第七跨导放大单元；所述第一跨导放大单元、所述第二跨导放大单元、所述第三跨导放大单元及所述第四跨导放大单元依次级联，所述第一跨导放大单元、所述第二跨导放大单元、所述第三跨导放大单元及所述第四跨导放大单元构成四阶运放路径；所述第五跨导放大单元的输入端接所述第一跨导放大单元的输出端，所述第五跨导放大单元的输出端接所述第四跨导放大单元的输入端，所述第一跨导放大单元、所述第五跨导放大单元及所述第四跨导放大单元构成三阶运放路径；所述第六跨导放大单元的输入端接所述第一跨导放大单元的输出端，所述第六跨导放大单元的输出端接所述第四跨导放大单元的输出端，所述第一跨导放大单元及所述第六跨导放大单元构成二阶运放路径；所述第七跨导放大单元的输入端接所述第一跨导放大单元的输入端，所述第七跨导放大单元的输出端接所述第四跨导放大单元的输出端，所述第七跨导放大单元构成一阶运放路径；其中，所述一阶运放路径对所述二阶运放路径进行前馈补偿，所述二阶运放路径对所述三阶运放路径进行前馈补偿，所述三阶运放路径对所述四阶运放路径进行前馈补偿。2.根据权利要求1所述的四阶前馈补偿运算放大器，其特征在于，所述第一跨导放大单元采用共源共栅的差分放大结构，所述第一跨导放大单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管及第五NMOS管，所述第一PMOS管的源极接工作电压，所述第一PMOS管的栅极接所述第一PMOS管的漏极，所述第二PMOS管的源极接所述工作电压，所述第二PMOS管的栅极接所述第三PMOS管的漏极，所述第二PMOS管的漏极接所述第三PMOS管的栅极，所述第二PMOS管的漏极还接所述第一PMOS管的漏极，所述第三PMOS管的源极接所述工作电压，所述第三PMOS管的漏极还接所述第四PMOS管的漏极，所述第四PMOS管的源极接所述工作电压，所述第四PMOS管的栅极接所述第四PMOS管的漏极，所述第一NMOS管的漏极接所述第一PMOS管的漏极，且所述第一NMOS管的漏极作为差分输出负端，所述第一NMOS管的栅极接第一偏置电压，所述第一NMOS管的源极接所述第二NMOS管的漏极，所述第二NMOS管的栅极作为差分输入正端，所述第二NMOS管的源极接所述第三NMOS管的漏极，所述第三NMOS管的栅极接第二偏置电压，所述第三NMOS管的源极接地，所述第三NMOS管的漏极还接所述第四NMOS管的源极，所述第四NMOS管的栅极作为差分输入负端，所述第四NMOS管的漏极接所述第五NMOS管的源极，所述第五NMOS管的栅极接所述第一偏置电压，所述第五NMOS管的漏极接所述第三PMOS管的漏极，且所述第五NMOS管的漏极作为差分输出正端。3.根据权利要求2所述的四阶前馈补偿运算放大器，其特征在于，所述第二跨导放大单元采用差分放大结构，所述第二跨导放大单元包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第六NMOS管、第七NMOS管及第八NMOS管，所述第五PMOS管的源极接所述工作电压，所述第五PMOS管的栅极接所述第五PMOS管的漏极，所述第六PMOS管的源极接所述工作电压，所述第六PMOS管的栅极接所述第七PMOS管的漏极，所述第六PMOS管的漏极接所述第七PMOS管的栅极，所述第六PMOS管的漏极还接所述第五PMOS管的漏极，所述第七PMOS管的
源极接所述工作电压，所述第七PMOS管的漏极还接所述第八PMOS管的漏极，所述第八PMOS管的源极接所述工作电压，所述第八PMOS管的栅极接所述第八PMOS管的漏极，所述第六NMOS管的漏极接所述第五PMOS管的漏极，且所述第六NMOS管的漏极作为差分输出负端，所述第六NMOS管的栅极作为差分输入正端，所述第六NMOS管的源极接所述第七NMOS管的漏极，所述第七NMOS管的栅极接第三偏置电压，所述第七NMOS管的源极接地，所述第七NMOS管的漏极还接所述第八NMOS管的源极，所述第八NMOS管的栅极作为差分输入负端，所述第八NMOS管的漏极接所述第七PMOS管的漏极，且所述第八NMOS管的漏极作为差分输出正端。4.根据权利要求3所述的四阶前馈补偿运算放大器，其特征在于，所述第三跨导放大单元采用具有共模反馈的差分放大结构，所述第三跨导放大单元包括第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第一运算放大器、第一电阻及第二电阻，所述第九PMOS管的源极接所述工作电压，所述第九PMOS管的栅极作为第一差分输入正端，所述第九PMOS管的漏极接所述第十PMOS管的漏极，所述第十PMOS管的源极接所述工作电压，所述第十PMOS管的栅极接所述第十一PMOS管的栅极，所述第十一PMOS管的源极接所述工作电压，所述第十一PMOS管的漏极接所述第十二PMOS管的漏极，所述第十二PMOS管的源极接所述工作电压，所述第十二PMOS管的栅极作为第一差分输入负端，所述第九NMOS管的漏极接所述第九PMOS管的漏极，且所述第九NMOS管的漏极作为差分输出负端，所述第九NMOS管的栅极作为第二差分输入正端，所述第九NMOS管的源极接所述第十NMOS管的漏极，所述第十NMOS管的栅极接第四偏置电压，所述第十NMOS管的源极接地，所述第十NMOS管的漏极还接所述第十一NMOS管的源极，所述第十一NMOS管的栅极作为第二差分输入负端，所述第十一NMOS管的漏极接所述第十一PMOS管的漏极，且所述第十一NMOS管的漏极作为差分输出正端，所述第一运算放大器的同相输入端经串联的所述第一电阻后接所述第九NMOS管的漏极，所述第一运算放大器的同相输入端还经串联的所述第二电阻后接所述第十一NMOS管的漏极，所述第一运算放大器的反相输入端接第一参考信号，所述第一运算放大器的输出端接所述第十PMOS管的栅极。5.根据权利要求4所述的四阶前馈补偿运算放大器，其特征在于，所述第四跨导放大单元采用具有共模反馈的互补差分放大结构，所述第四跨导放大单元包括第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第二运算放大器、第三电阻及第四电阻，所述第十三PMOS管的源极接所述工作电压，所述第十三PMOS管的栅极作为第一差分输入正端，所述第十三PMOS管的漏极接所述第十四PMOS管的漏极，所述第十四PMOS管的源极接所述工作电压，所述第十四PMOS管的栅极接所述第十五PMOS管的栅极，所述第十五PMOS管的源极接所述工作电压，所述第十五PMOS管的漏极接所述第十六PMOS管的漏极，所述第十六PMOS管的源极接所述工作电压，所述第十六PMOS管的栅极作为第一差分输入负端，所述第十七PMOS管的源极接所述工作电压，所述第十七PMOS管的漏极接所述第十四PMOS管的漏极，所述第十八PMOS管的源极接所述工作电压，所述第十八PMOS管的漏极接所述第十五PMOS管的漏极，所述第十二NMOS管的漏极接所述第十四PMOS管的漏极，且所述第十二NMOS管的漏极作为差分输出负端，所述第十二NMOS管的栅极接所述第十七PMOS管的栅极并作为第二差分输入正端，所述第十二NMOS管的源极接所述第十三NMOS管的漏极，所述第十三NMOS管的栅极接第五偏置电压，所述第十三NMOS管的源极接地，所述第十三NMOS管的漏极还接所述第十四
NMOS管的源极，所述第十四NMOS管的栅极接所述第十八PMOS管的栅极并作为第二差分输入负端，所述第十四NMOS管的漏极接所述第十五PMOS管的漏极，且...

【专利技术属性】
技术研发人员：罗永双，陈凯让，王友华，万贤杰，董吉，冉波，朱璨，付东兵，
申请(专利权)人：重庆吉芯科技有限公司，
类型：发明
国别省市：