半导体结构制造技术

本实用新型专利技术公开了一种半导体结构，包含多个连线图案设置在衬底上，以及合并图案设置在相邻的所述多个连线图案之间，其中合并图案包含沿着第一方向依序排列和互相连接的第一外侧线段、中间线段、和第二外侧线段，且第一外侧线段的端面、中间线段的端面、和第二外侧线段的端面沿着第一方向彼此错位。的端面沿着第一方向彼此错位。的端面沿着第一方向彼此错位。

【技术实现步骤摘要】
半导体结构


[0001]本技术涉及半导体制造
，尤其涉及一种采用双重图案化技术的半导体结构。

技术介绍

[0002]在集成电路的制作过程中，光刻(photolithography)工艺为不可或缺的技术，目前，在32nm及其以下技术节点，光刻技术所需的分辨率指标已经超越现有的光刻机台的极限能力。因此，可以在现有的光刻机台上加大最小图案距离的双重图案化技术(double patterning technique,DPT)已成为32nm至22nm线宽技术的解决方案。DPT技术是通过将一套高密度的电路图形分解拆分为两套或多套密集度较低的电路图形，然后分别制作光掩模，并逐次完成相应曝光和蚀刻工艺，最终合并形成最初需求的高密度图形。
[0003]然而，由于DPT技术必须经历多次曝光步骤，因此重叠控制与对准一直是DPT技术所关注的问题，且重叠控制与对准的问题在高密度的电路图形分解拆分为两套或多套密集度较低的电路图形时又更加突显。当DPT技术发生重叠错误或对准不精确时，都会导致电路图形发生断线或相连，而造成严重的断路或短路问题。
[000本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于包含：衬底；多个连线图案,设置在所述衬底上；以及合并图案,设置在相邻的所述多个连线图案之间，其中所述合并图案包含沿着第一方向依序排列和互相连接的第一外侧线段、中间线段、和第二外侧线段，且所述第一外侧线段的端面、所述中间线段的端面、和所述第二外侧线段的端面沿着所述第一方向彼此错位。2.依据权利要求1所述之半导体结构，其特征在于，所述半导体结构是半导体存储器件的部分结构，其中:所述衬底包含多个有源区；以及所述多个连线图案是多个导线图案，且各所述导线图案分别电连接各所述有源区。3.依据权利要求1所述之半导体结构，其特征在于，所述合并图案具有至少一个空隙，所述空隙位于所述第一外侧线段和所述第二外侧线段之间。4.依据权利要求3所述之半导体结构，其特征在于，还包含接触结构，部分重叠于所述空隙。5.依据权利要求1所述之半导体结构，其特征在于，所述合并图案包含在第二方向上相对设置的两端...

【专利技术属性】
技术研发人员：林刚毅，童宇诚，詹益旺，颜逸飞，方晓培，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：