用于光刻衬底的温度控制方法技术

本发明专利技术提供一种用于处理光刻衬底的方法，包括将光刻衬底放置在腔中的支撑构件上，其中，所述光刻衬底具有大约０摄氏度到大约５０摄氏度的初始温度。将热传递流体引入到所述腔中以将所述光刻衬底冷却至低于大约０摄氏度到低于大约负４０摄氏度的目标温度。在被冷却的光刻衬底的温度达到初始温度之前，对该被冷却的光刻衬底执行等离子体工艺。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路制造，并且涉及在集成电路制造中使用的光 掩模的制作。
技术介绍
为了改善器件性能，半导体器件电路密度正持续地增长。这种电 路密度的增长通过减小特征尺寸来实现。当前的技术目标是期待在不 远的将来进一步减小0.15微米和0.13微米的特征尺寸。器件内的准确的特征尺寸由制造工艺中所有的步骤来控制。竖直 尺寸由掺杂和分层工艺来控制，而水平尺寸主要由光刻工艺来确定。 形成电路图案的线和间隔的水平宽度通常被称为关键尺寸(CD)。光刻是用于在衬底表面形成精确的电路图案的技术。这些图案通 过后续的蚀刻或沉积工艺而转化成晶片结构。理想地，光刻步骤在所 设计的位置生成与设计尺寸(正确CD)完全匹配的图案(也被称为对 准或配准)。光刻是其中所需的图案首先形成在光掩模(或光罩)上的多步骤 工艺。通过光掩蔽操作(photomasking operation)将所述图案转移到衬底上，在感光掩蔽操作中，将射线(例如，UV光)发射通过有图案的 光掩模，对衬底上的射线敏感涂层进行曝光。该涂层(光致抗蚀剂) 在暴露于射线之后，发生了化学变化，该变化使得所曝光的区域对于 后续的显影化学反应更易溶解或者是更难溶解。光刻技术在本领域中 是公知的。可以在由汤普森等人编辑的《Introduction to Microlithography》教科书中找到对于这些技术的综述。由于光掩模作为用于在大量衬底上生成电路图案的母版，所以在 制作光掩模期间引入的任何缺陷都将被复制到利用该光掩模成像的所 有晶片上。因此，制作如实代表所设计的图案和尺寸的高质量的光掩 模对于创造高产率器件的制造工艺是至关重要的。在本领域中公知有两种主要类型的光掩模光罩吸收型和相移型。 吸收型光掩模一般由涂覆有不透光膜(例如，Cr)的光学上透明的衬 底(例如，熔凝石英、CaF2等)组成。所述不透光膜可以包括单层或 多层材料(例如，在下面的铬层的顶部上有抗反射层(AR铬))。在 二元铬光掩模(binary chromium photomask)的情况下，通常使用的不 透光膜的实例(按照商品名称列出)包括，但是不限于，AR8、 NTAR7、 NTAR5、 TFll、 TF21。在光掩模的制作期间，在透明衬底上沉积不透 光膜。然后将抗蚀剂层沉积在该不透光层的顶部上并且对其进行构图 (例如，在激光下或者电子束下曝光)。 一旦被曝光，就对抗蚀剂层 进行显影，暴露下面的不透光膜的要被去除的区域。随后的蚀刻操作 去除所暴露的膜，形成吸收型光掩模。在本领域中存在两种相移掩模的子类交替式掩模和嵌入式衰减 掩模。交替式相移掩模一般由涂覆有不透光膜(例如，Cr和抗反射Cr) 的光学上透明的衬底(例如，熔凝石英、CaF2等)组成。在制作光掩 模期间，在透明衬底上沉积不透光膜。然后，将抗蚀剂层沉积在该不 透光层的顶部上并且利用激光或电子束对其进行构图。 一旦被曝光， 则对该抗蚀剂层进行显影，暴露下面的不透光膜的要被去除的区域。蚀刻工艺去除所暴露的不透光膜以暴露下面的衬底。使用第二工艺来 蚀刻进入到下面衬底中的精确的深度。任选地，如本领域公知地，可 以对该衬底执行第二抗蚀剂涂覆工艺并且在第二蚀刻工艺之前执行显 影工艺。嵌入式衰减相移掩模(EAPSM) —般由涂覆有一层膜或叠层膜的 光学上透明的衬底(例如，熔凝石英、CaF2等)组成，所述一层膜或 膜堆叠(stack of film)使发射光在以所需波长移相180度的同时衰减。 于是，将不透光膜或膜堆叠(例如，Cr和抗反射Cr)沉积在该相移材 料上。然后，将抗蚀剂层沉积在该不透光层的顶部上并且对其进行构 图(例如，使用激光或电子束)。 一旦被曝光，则对该抗蚀剂层进行 显影，暴露下面的不透光膜的要被去除的区域。然后，使用蚀刻工艺 来去除所暴露的不透光膜，暴露下面的相移/衰减膜或膜堆叠。在蚀刻 该不透光膜之后，使用第二蚀刻工艺来蚀刻相移层，在下面的衬底上 停止。可选地，可以在相移层和衬底之间引入蚀刻停止层，在这种情 况下第二蚀刻工艺将选择性地停止在蚀刻停止层。理想地，蚀刻工艺将对最顶上的抗蚀掩模(例如，光致抗蚀剂、 电子束抗蚀剂等)和下面的材料(衬底或蚀刻停止层)均具有高的蚀 刻选择性同时创造出具有准确复制原始掩模(例如，抗蚀剂)图案的 CD的平滑竖直侧壁的特征。湿法蚀刻工艺(例如，用于AR Cr/Cr蚀 刻的硝酸钸铵和氯酸的水溶液)对于蚀刻掩模和下面的衬底显示出良 好的蚀刻选择性，但是其是各向同性的并且导致掩模的明显的底切 (undercut)，该底切导致了倾斜的特征轮廓。底切和倾斜的特征轮廓 导致了蚀刻特征CD的改变。在CD中不需要的改变和/或倾斜的特征 轮廓使所完成的光掩模的光学性能劣化。干法蚀刻(等离子体)处理公知是用来代替湿法刻蚀处理的。等 离子体蚀刻提供了比湿法工艺更好的各向异性蚀刻结果。干法蚀刻通 常用于所有三种掩模类型的制作中。干法蚀刻性能受若干工艺因素影响，所述工艺因素包括工艺气体 组成和流速、工艺压力、所施加的射频(RF)功率一一包括等离子体产生中的和施加到衬底的RF偏置的射频功率、以及衬底表面温度。许多团体已经考虑在低于25'C的温度下进行材料的等离子体蚀 刻。在降低的温度下蚀刻可以消除在接近室温的工艺中的不理想的折 衷(例如，在维持竖直蚀刻轮廓的同时改善了对蚀刻掩模材料的选择 性)。对于大多数材料(电介质、半导体和金属)而言，可实现降低 温度的益处。在蚀刻包含上述材料的铬的情况下，许多团体已经提出 在降低的温度下进行等离子体蚀刻的益处。在传统的等离子体蚀刻工艺中，用于控制衬底表面温度的最普遍 的方法是确保衬底与温度受控的阴极紧密接触并且在衬底和该阴极之 间引入增压气体。衬底一般使用通过机械方式或者静电方式而实现的 夹紧机构来保持与该阴极接触。在机械夹紧的情况下，夹紧环将足够的力施加到衬底以使得衬底 和阴极之间的空间能够利用热传递流体来增压。机械夹紧情况下的冷 却具有对衬底材料不敏感的益处，以及容易夹紧/松开衬底的益处。但是机械夹紧衬底的局限性也是显著的例如，夹子的存在会对等离子 体的均一性带来不利影响。而且，夹紧机构的移动以及夹子和衬底之 间的物理接触易于产生微粒。最后，衬底上被夹子接触的区域一般被 从等离子体的环境中屏蔽掉，导致在该区域没有蚀刻。在通过等离子 体蚀刻工艺的光罩制作的情况下，这些局限性都是不可接受的。因此， 在制作期间，光罩在等离子体蚀刻步骤期间一般不是机械夹紧的。在克服机械夹子的局限性的努力中，开发了静电夹紧。静电夹子(ESC)使用代替机械夹紧环而使用相反电荷的吸引力来在衬底和阴极之间施加作用力。静电夹紧具有能够当仅物理接触衬底的背面时夹紧材料的优点。这一优点能够转化成改善的工艺均一性以及更低的微粒 等级。但是，ESC构造也具有局限性。处理之后衬底上的残留电荷能 够导致在ESC已经去电之后残留夹紧力。该残留夹紧力使得在处理之后传送衬底变得困难。ESC的另一局限性是它们夹紧电介质衬底的能力有限。虽然它可以夹通电介质衬底至衬底正面上的导电膜，但 是诸如光刻光罩的更厚的电介质衬底， 一般难以被静电地夹紧。注意到，由于一般光刻衬底的质量而使得能够在没有夹紧的情况下在衬底和阴极之间以低压引入热传递气本文档来自技高网...

【技术保护点】
一种用于处理光刻衬底的方法，包括：　将所述光刻衬底放置在腔中的支撑构件上，所述光刻衬底具有初始温度；　将热传递流体引入到所述腔中；　通过所述热传递流体将所述光刻衬底冷却到目标温度；以及　在所述被冷却的光刻衬底的温度达到所述初始温度之前，对所述被冷却的光刻衬底执行等离子体工艺。

【技术特征摘要】
【国外来华专利技术】US 2006-6-5 60/811,139;US 2007-5-31 11/756,0741. 一种用于处理光刻衬底的方法，包括将所述光刻衬底放置在腔中的支撑构件上，所述光刻衬底具有初始温度；将热传递流体引入到所述腔中；通过所述热传递流体将所述光刻衬底冷却到目标温度；以及在所述被冷却的光刻衬底的温度达到所述初始温度之前，对所述被冷却的光刻衬底执行等离子体工艺。2. 根据权利要求1所述的方法，其中所述热传递流体以大约1托 每秒的速率引入到所述腔中。3. 根据权利要求l所述的方法，其中所述热传递流体是干燥气体。4. 根据权利要求l所述的方法，其中所述热传递流体是惰性气体。5. 根据权利要求1所述的方法，其中所述热传递流体包含N2。6. 根据权利要求l所述的方法，其中所述支撑构件沿着所述光刻 衬底的外侧5毫米保持所述光刻衬底。7. 根据权利要求l所述的方法，其中所述支撑构件通过三个点保 持所述光刻衬底。8. 根据权利要求1所述的方法，其中所述初始温度具有大约0摄 氏度到大约50摄氏度的温度范围。9. 根据权利要求1所述的方法，其中所述目标温度具有低于大约 O摄氏度到低于大约负40摄氏度的温度范围。10. 根据权利要求1所述的方法，其中所述目标温度具有低于大 约负30摄氏度的温度范围。11....

【专利技术属性】
技术研发人员：贾森普卢姆霍夫，拉里瑞安，约翰诺兰，大卫约翰逊，鲁塞尔韦斯特曼，
申请(专利权)人：奥立孔美国公司，
类型：发明
国别省市：US[美国]