I2C速率自适应调整方法、系统、终端及存储介质技术方案

本发明专利技术提供一种I2C速率自适应调整方法、系统、终端及存储介质，包括：基于定期发送的检测数据对I2C设备进行传输数据完整性检测，得到传输数据完整性检测结果；利用速率检测单元采集I2C设备的实际I2C速率，并通过比对实际I2C速率与设定的I2C速率的一致性得到速率检测结果；若传输数据完整性检测结果或速率检测结果为未通过检测，则调节设定的I2C速率值。本发明专利技术实现了BMC对设定的I2C速率的自适应调整，可解决因服务器板卡电路错综复杂可解决通过逐一量测电压和信号排查硬件链路故障的困难。逐一量测电压和信号排查硬件链路故障的困难。逐一量测电压和信号排查硬件链路故障的困难。

【技术实现步骤摘要】
I2C速率自适应调整方法、系统、终端及存储介质


[0001]本专利技术涉及服务器
，具体涉及一种I2C速率自适应调整方法、系统、终端及存储介质。

技术介绍

[0002]近年来，在云计算、大数据、物联网等技术的推动下，我国数据中心产业迎来高速增长时期。有着高速度的运算能力、长时间的可靠运行、强大的外部数据吞吐能力的服务器作为BAT等大型互联网企业的专属形态得到了大规模部署，在其他体量极大、拥有自建数据中心的传统企业也广为使用,被各行各业所大量需求。I2C(Inter
‑
Integrated Circuit)总线(也称IIC)是由PHILIPS公司开发的两线式串行总线，用于连接微控制器及外围设备，是微电子通信控制领域广泛采用的一种总线标准。它是同步通信的一种特殊形式，具有接口线少、控制方式简单、器件封装形式小、通信速率较高等优点。在服务器领域中，I2C使用非常广泛，BMC作为带外管理器对Temperature sensor,PSU,ME,Power,CPLD,RAID,NVME等设备都可以通过I2C进行管理。I2C总线数据传输速率在标准模式下可达100kbit/s，快速模式下可达400kbit/s，高速模式下可达3.4Mbit/s，在服务器中，常用的速率为标准模式的100kbit/s，在使用时也不要求一定要达到这个速率，只要满足I2C的时序就可以，而快速模式的400kbit/s常用于IPMB接口，高速模式速率高达3.4Mbit/s则不常用。现有的服务器设计中，I2C的速率都是由BMC设定的，在写BMC代码时可以通过软件对每一路I2C通道的速率进行相应设置，设置后只要硬件链路是没问题的就可以进行通信。这种设定I2C速率的方法不适用于现在的高密度电路，服务器主板设计复杂，有很多需要监控的外围设备，不合适的I2C速率可能会造成通信异常导致数据有误，从而影响BMC的带外管理，而且链路上设备很多，很多设备对速率要求也不一样，现有设计对I2C通信造成了困难并增加了维护成本。

技术实现思路

[0003]针对现有技术存在的的技术问题，本专利技术提供一种I2C速率自适应调整方法、系统、终端及存储介质，以解决上述技术问题。
[0004]第一方面，本专利技术提供一种I2C速率自适应调整方法，包括：
[0005]基于定期发送的检测数据对I2C设备进行传输数据完整性检测，得到传输数据完整性检测结果；
[0006]利用速率检测单元采集I2C设备的实际I2C速率，并通过比对实际I2C速率与设定的I2C速率的一致性得到速率检测结果；
[0007]若传输数据完整性检测结果或速率检测结果为未通过检测，则调节设定的I2C速率值。
[0008]进一步的，基于定期发送的检测数据对I2C设备进行传输数据完整性检测，得到传输数据完整性检测结果，包括：
[0009]基板管理控制器定期向I2C设备发送检测数据，所述检测数据增设时间戳后存储
至I2C设备的指定寄存器；
[0010]从所述I2C设备读取时间戳最近的的检测数据，并比对读取检测数据与本地存储的检测数据的一致性，若两者一致则判定通过传输数据完整性检测；
[0011]定期清除所述I2C设备的指定寄存器的历史检测数据。
[0012]进一步的，利用速率检测单元采集I2C设备的实际I2C速率，并通过比对实际I2C速率与设定的I2C速率的一致性得到速率检测结果，包括：
[0013]通过通用输入输出接口连接基于复杂可编程逻辑器件的速率检测单元，
[0014]采集由所述速率检测单元利用I2C速率读取指令获取的I2C设备的实际I2C速率；
[0015]比对实际I2C速率与设定的I2C速率的一致性，若两者一致则判定通过速率检测。
[0016]进一步的，若传输数据完整性检测结果或速率检测结果为未通过检测，则调节设定的I2C速率值，包括：
[0017]获取所述I2C设备对应的I2C速率下限值；
[0018]按照设定的步距将设定的I2C速率值在所述I2C速率下限值范围内，多次向下调节，且在每次调节设定的I2C速率值之后重新采集传输数据完整性检测结果或速率检测结果，直至传输数据完整性检测结果或速率检测结果均为通过检测。
[0019]第二方面，本专利技术提供一种I2C速率自适应调整系统，包括：
[0020]第一检测单元，用于基于定期发送的检测数据对I2C设备进行传输数据完整性检测，得到传输数据完整性检测结果；
[0021]第二检测单元，用于利用速率检测单元采集I2C设备的实际I2C速率，并通过比对实际I2C速率与设定的I2C速率的一致性得到速率检测结果；
[0022]速率调整单元，用于若传输数据完整性检测结果或速率检测结果为未通过检测，则调节设定的I2C速率值。
[0023]进一步的，所述第一检测单元包括：
[0024]数据发送模块，用于基板管理控制器定期向I2C设备发送检测数据，所述检测数据增设时间戳后存储至I2C设备的指定寄存器；
[0025]数据读取模块，用于从所述I2C设备读取时间戳最近的的检测数据，并比对读取检测数据与本地存储的检测数据的一致性，若两者一致则判定通过传输数据完整性检测；
[0026]数据清除模块，用于定期清除所述I2C设备的指定寄存器的历史检测数据。
[0027]进一步的，所述第二检测单元包括：
[0028]连接建立模块，用于通过通用输入输出接口连接基于复杂可编程逻辑器件的速率检测单元，
[0029]速率采集模块，用于采集由所述速率检测单元利用I2C速率读取指令获取的I2C设备的实际I2C速率；
[0030]速率比对模块，用于比对实际I2C速率与设定的I2C速率的一致性，若两者一致则判定通过速率检测。
[0031]进一步的，所述速率调整单元包括：
[0032]限制获取模块，用于获取所述I2C设备对应的I2C速率下限值；
[0033]速率调整模块，用于按照设定的步距将设定的I2C速率值在所述I2C速率下限值范围内，多次向下调节，且在每次调节设定的I2C速率值之后重新采集传输数据完整性检测结
果或速率检测结果，直至传输数据完整性检测结果或速率检测结果均为通过检测。
[0034]第三方面，提供一种终端，包括：
[0035]处理器、存储器，其中，
[0036]该存储器用于存储计算机程序，
[0037]该处理器用于从存储器中调用并运行该计算机程序，使得终端执行上述的终端的方法。
[0038]第四方面，提供了一种计算机存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
[0039]本专利技术的有益效果在于，
[0040]本专利技术提供的I2C速率自适应调整方法、系统、终端及存储介质，通过基于定期发送的检测数据而对I2C设备进行的传输数据完整性检测和基于速率检测单元的I2C设备实际I2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种I2C速率自适应调整方法，其特征在于，包括：基于定期发送的检测数据对I2C设备进行传输数据完整性检测，得到传输数据完整性检测结果；利用速率检测单元采集I2C设备的实际I2C速率，并通过比对实际I2C速率与设定的I2C速率的一致性得到速率检测结果；若传输数据完整性检测结果或速率检测结果为未通过检测，则调节设定的I2C速率值。2.根据权利要求1所述的方法，其特征在于，基于定期发送的检测数据对I2C设备进行传输数据完整性检测，得到传输数据完整性检测结果，包括：基板管理控制器定期向I2C设备发送检测数据，所述检测数据增设时间戳后存储至I2C设备的指定寄存器；从所述I2C设备读取时间戳最近的的检测数据，并比对读取检测数据与本地存储的检测数据的一致性，若两者一致则判定通过传输数据完整性检测；定期清除所述I2C设备的指定寄存器的历史检测数据。3.根据权利要求1所述的方法，其特征在于，利用速率检测单元采集I2C设备的实际I2C速率，并通过比对实际I2C速率与设定的I2C速率的一致性得到速率检测结果，包括：通过通用输入输出接口连接基于复杂可编程逻辑器件的速率检测单元，采集由所述速率检测单元利用I2C速率读取指令获取的I2C设备的实际I2C速率；比对实际I2C速率与设定的I2C速率的一致性，若两者一致则判定通过速率检测。4.根据权利要求1所述的方法，其特征在于，若传输数据完整性检测结果或速率检测结果为未通过检测，则调节设定的I2C速率值，包括：获取所述I2C设备对应的I2C速率下限值；按照设定的步距将设定的I2C速率值在所述I2C速率下限值范围内，多次向下调节，且在每次调节设定的I2C速率值之后重新采集传输数据完整性检测结果或速率检测结果，直至传输数据完整性检测结果或速率检测结果均为通过检测。5.一种I2C速率自适应调整系统，其特征在于，包括：第一检测单元，用于基于定期发送的检测数据对I2C设备进行传输数据完整性检测，得到传输数据完整性检测结...

【专利技术属性】
技术研发人员：加娜尔，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：