半导体封装和包括半导体封装的堆叠式封装模块制造技术

提供了半导体封装和具有半导体封装的堆叠式封装模块。半导体封装包括：下部再分布层，具有形成多个下部球形焊盘组的多个下部球形焊盘；半导体芯片，在下部再分布层上；扩展层，在下部再分布层上围绕半导体芯片；以及上部再分布层，在半导体芯片和扩展层上，并具有形成多个上部球形焊盘组的多个上部球形焊盘。多个上部球形焊盘组的数量可以与多个下部球形焊盘组的数量相同。在多个上部球形焊盘中，多个上部球形焊盘组之一中的每个上部球形焊盘可以是虚设球形焊盘。以是虚设球形焊盘。以是虚设球形焊盘。

【技术实现步骤摘要】
半导体封装和包括半导体封装的堆叠式封装模块
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2020年6月26日向韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0078801的优先权，该申请的公开通过全文引用合并于此。

技术介绍

[0003]本专利技术构思涉及半导体封装和/或具有半导体封装的堆叠式封装模块，并且更具体地，涉及一种半导体封装和/或其中堆叠有多个半导体封装的堆叠式封装模块。
[0004]随着电子工业的发展和用户需求，电子设备已变得越来越小并且功能越来越多。
[0005]因此，设计出了具有数量增多的输入/输出(I/O)连接端子的半导体封装，例如已经开发出扇出半导体封装以限制和/或防止连接端子之间的干扰。

技术实现思路

[0006]本专利技术构思提供了适合于电子器件的小型化、多功能和/或大容量增加的半导体封装，和/或具有这种半导体封装的堆叠式封装模块。
[0007]本专利技术构思提供了一种半导体封装和/或具有半导体封装的堆叠式封装模块。
[0008]根据实施例，半导体封装可以包括：下部再分布层；半导体芯片，在下部再分布层上；扩展层，在下部再分布层上围绕半导体芯片；以及上部再分布层，在半导体芯片和扩展层上；芯片下部电连接路径；以及上部下部电连接路径。下部再分布层可以包括形成N个下部球形焊盘组的多个下部球形焊盘。N可以是大于或等于2的整数。上部再分布层可以包括形成M个上部球形焊盘组的多个上部球形焊盘，并且M可以是等于N的整数。M个上部球形焊盘组可以包括虚设上部球形焊盘组和其余的上部球形焊盘组。虚设球形焊盘组可以由M个上部球形焊盘组之一中的多个上部球形焊盘中的每一个限定。芯片下部电连接路径可以将N个下部球形焊盘组中的一个下部球形焊盘组电连接到半导体芯片。上部下部电连接路径可以将其余的下部球形焊盘组连接到其余的上部球形焊盘组。N个下部球形焊盘组可以包括上述一个下部球形焊盘组和其余的下部球形焊盘组。
[0009]根据另一实施例，堆叠式封装模块可以包括多个半导体封装，包括第一半导体封装和堆叠在第一半导体封装上的第二半导体封装。多个半导体封装中的每一个可以包括：下部再分布层；半导体芯片，在所述下部再分布层上；扩展层，在所述下部再分布层上围绕半导体芯片；上部再分布层，在所述半导体芯片和所述扩展层上；以及第一上部下部电连接路径。下部再分布层可以包括形成多个下部球形焊盘组的多个下部球形焊盘。多个下部球形焊盘组可以包括第一下部球形焊盘组和第二下部球形焊盘组。上部再分布层可以包括形成多个上部球形焊盘组的多个上部球形焊盘。多个上部球形焊盘组可以包括第一上部球形焊盘组和第二上部球形焊盘组。第一下部球形焊盘组和第一上部球形焊盘组可以通过第一上部下部电连接路径电连接。在多个上部球形焊盘中，第二上部球形焊盘组中的每个上部球形焊盘可以是虚设球形焊盘。
[0010]根据另一实施例，堆叠式封装模块可以包括顺序堆叠的第一半导体封装、第二半
导体封装、第三半导体封装、第四半导体封装。第一半导体封装、第二半导体封装、第三半导体封装和第四半导体封装中的每一个可以包括：下部再分布层；半导体芯片，在下部再分布层上；扩展层，在下部再分布层上围绕半导体芯片；上部再分布层，在半导体芯片和扩展层上；第一上部下部电连接路径；第二上部下部电连接路径；芯片下部电连接路径；以及第三上部下部电连接路径。下部再分布层可以包括形成多个下部球形焊盘组的多个下部球形焊盘。多个下部球形焊盘组可以包括第一下部球形焊盘组、第二下部球形焊盘组、第三下部球形焊盘组和第四下部形焊盘组。上部再分布层可以包括形成多个上部球形焊盘组的多个上部球形焊盘。多个上部球形焊盘组可以包括第一上部球形焊盘组、第二上部球形焊盘组、第三上部球形焊盘组和第四上部球形焊盘组。第一下部球形焊盘组和第一上部球形焊盘组可以通过第一上部下部电连接路径电连接。第二下部球形焊盘组和第二上部球形焊盘组可以通过第二上部下部电连接路径电连接。第三下部球形焊盘组和半导体芯片可以通过芯片下部电连接路径电连接。第四下部球形焊盘组和第三上部球形焊盘组可以通过第三上部下部电连接路径电连接。在多个上部球形焊盘中，形成第四上部球形焊盘组的每个上部球形焊盘可以是虚设球形焊盘。
附图说明
[0011]根据以下结合附图进行的详细描述，将更清楚地理解本专利技术构思的实施例，在附图中：
[0012]图1是示出了根据实施例的半导体封装中的电连接路径的截面图；
[0013]图2A和图2B是分别示出了根据实施例的半导体封装的半导体芯片(亚半导体芯片)和下部再分布层之间的电连接路径的平面图；
[0014]图3是示出了根据实施例的半导体封装的上部再分布层和下部再分布层之间的电连接路径的平面图；
[0015]图4A、图4B、图4C和图4D是根据实施例的半导体封装的截面图；
[0016]图5是示出了根据实施例的制造堆叠式封装模块的方法的截面图，在该堆叠式封装模块中具有半导体封装和电连接路径；
[0017]图6是示出了根据实施例的半导体封装中的电连接路径的截面图；
[0018]图7是示出了根据实施例的半导体封装的半导体芯片和下部再分布层之间的电连接路径的平面图；
[0019]图8是示出了根据实施例的半导体封装的上部再分布层和下部再分布层之间的电连接路径的平面图；
[0020]图9是示出了根据实施例的制造堆叠式封装模块的方法的截面图，在该堆叠式封装模块中具有半导体封装和电连接路径；
[0021]图10是示出了根据实施例的半导体封装中的电连接路径的截面图；
[0022]图11A和图11B是分别示出了根据实施例的半导体封装的半导体芯片(亚半导体芯片)和下部再分布层之间的电连接路径的平面图；
[0023]图12是示出了根据实施例的半导体封装的上部再分布层和下部再分布层之间的电连接路径的平面图；
[0024]图13A和图13B是分别示出了根据实施例的制造堆叠式封装模块的方法的截面图，
在该堆叠式封装模块中具有半导体封装和电连接路径；
[0025]图14是示出了根据实施例的半导体封装中的电连接路径的截面图；
[0026]图15是示出了根据实施例的半导体封装的半导体芯片和下部再分布层之间的电连接路径的平面图；
[0027]图16是示出了根据实施例的半导体封装的上部再分布层和下部再分布层之间的电连接路径的平面图；
[0028]图17A和图17B是分别示出了根据实施例的制造堆叠式封装模块的方法的截面图，在该堆叠式封装模块中具有半导体封装和电连接路径；
[0029]图18是示出了根据实施例的半导体封装中的电连接路径的截面图；
[0030]图19是示出了根据实施例的半导体封装的半导体芯片和下部再分布层之间的电连接路径的平面图；
[0031]图20是示出了根据实施例的半导体封装的上部再分布层和下部再分布层之间的电连接路径的平面图；
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：下部再分布层，包括形成N个下部球形焊盘组的多个下部球形焊盘，N是大于或等于2的整数；半导体芯片，在所述下部再分布层上；扩展层，在所述下部再分布层上围绕所述半导体芯片；上部再分布层，在所述半导体芯片和所述扩展层上，所述上部再分布层包括形成M个上部球形焊盘组的多个上部球形焊盘，M是等于N的整数，所述M个上部球形焊盘组包括虚设上部球形焊盘组和其余的上部球形焊盘组，所述虚设上部球形焊盘组由所述M个上部球形焊盘组中的一个上部球形焊盘组的多个上部球形焊盘中的每一个限定；芯片下部电连接路径，将所述N个下部球形焊盘组中的一个下部球形焊盘组电连接到所述半导体芯片；以及上部下部电连接路径，将其余的下部球形焊盘组电连接到所述其余的上部球形焊盘组，所述N个下部球形焊盘组包括所述一个下部球形焊盘组和所述其余的下部球形焊盘组。2.根据权利要求1所述的半导体封装，其中，所述上部下部电连接路径是竖直电连接路径，用于将所述其余的上部球形焊盘组和所述其余的下部球形焊盘组之中在竖直方向上彼此重叠的对应上部球形焊盘组电和对应下部球形焊盘组电连接。3.根据权利要求1所述的半导体封装，其中，所述上部下部电连接路径是阶梯型电连接路径，用于将所述其余的上部球形焊盘组和所述其余的下部球形焊盘组之中在竖直方向上彼此不重叠的对应上部球形焊盘组电和对应下部球形焊盘组电连接。4.根据权利要求1所述的半导体封装，其中，所述N个下部球形焊盘组包括第一下部球形焊盘组和第二下部球形焊盘组，所述M个上部球形焊盘组包括在竖直方向上分别与所述第一下部球形焊盘组和所述第二下部球形焊盘组重叠的第一上部球形焊盘组和第二上部球形焊盘组，所述第一下部球形焊盘组和所述第一上部球形焊盘组通过所述上部下部电连接路径彼此电连接，并且在所述多个上部球形焊盘中，所述第二上部球形焊盘组中的每个上部球形焊盘是虚设球形焊盘，使得所述第二上部球形焊盘组是所述虚设上部球形焊盘组。5.根据权利要求1所述的半导体封装，其中，所述N个下部球形焊盘组包括第一下部球形焊盘组和第二下部球形焊盘组，所述M个上部球形焊盘组包括在竖直方向上分别与所述第一下部球形焊盘组和所述第二下部球形焊盘组重叠的第一上部球形焊盘组和第二上部球形焊盘组，所述第一下部球形焊盘组和所述第二上部球形焊盘组通过所述上部下部电连接路径彼此电连接，并且在所述多个上部球形焊盘中，所述第一上部球形焊盘组中的每个上部球形焊盘是虚设球形焊盘，使得所述第一上部球形焊盘组是所述虚设上部球形焊盘组。6.根据权利要求1所述的半导体封装，其中，所述N个下部球形焊盘组包括第一下部球形焊盘组、第二下部球形焊盘组、第三下部球形焊盘组和第四下部球形焊盘组，
所述M个上部球形焊盘组包括在竖直方向上分别与所述第一下部球形焊盘组、所述第二下部球形焊盘组、所述第三下部球形焊盘组和所述第四下部球形焊盘组重叠的第一上部球形焊盘组、第二上部球形焊盘组、第三上部球形焊盘组和第四上部球形焊盘组，所述上部下部电连接路径包括：将所述第一下部球形焊盘组电连接到所述第一上部球形焊盘组的第一上部下部电连接路径、将所述第二下部球形焊盘组电连接到所述第二上部球形焊盘组的第二上部下部电连接路径、以及将所述第四下部球形焊盘组电连接到所述第三上部球形焊盘组的第三上部下部电连接路径，所述半导体芯片通过所述芯片下部电连接路径电连接到所述第三下部球形焊盘组，并且在所述多个上部球形焊盘中，所述第四上部球形焊盘组中的每个上部球形焊盘是虚设球形焊盘，使得所述第四上部球形焊盘组是所述虚设上部球形焊盘组。7.根据权利要求1所述的半导体封装，其中，所述N个下部球形焊盘组包括第一下部球形焊盘组、第二下部球形焊盘组、第三下部球形焊盘组和第四下部球形焊盘组，所述M个上部球形焊盘组包括在竖直方向上分别与所述第一下部球形焊盘组、所述第二下部球形焊盘组、所述第三下部球形焊盘组和所述第四下部球形焊盘组重叠的第一上部球形焊盘组、第二上部球形焊盘组、第三上部球形焊盘组和第四上部球形焊盘组，所述上部下部电连接路径包括：将所述第一下部球形焊盘组电连接到所述第二上部球形焊盘组的第一上部下部电连接路径、将所述第二下部球形焊盘组电连接到所述第三上部球形焊盘组的第二上部下部电连接路径、以及将所述第三下部球形焊盘组电连接到所述第四上部球形焊盘组的第三上部下部电连接路径，所述半导体芯片通过所述芯片下部电连接路径电连接到所述第四下部球形焊盘组，并且在所述多个上部球形焊盘中，所述第一上部球形焊盘组中的每个上部球形焊盘是虚设球形焊盘，使得所述第一上部球形焊盘组是所述虚设上部球形焊盘组。8.根据权利要求1所述的半导体封装，其中，所述N个下部球形焊盘组包括第一下部球形焊盘组、第二下部球形焊盘组、第三下部球形焊盘组、第四下部球形焊盘组、第五下部球形焊盘组、第六下部球形焊盘组、第七下部球形焊盘组和第八下部球形焊盘组，所述M个上部球形焊盘组包括在竖直方向上分别与所述第一下部球形焊盘组、所述第二下部球形焊盘组、所述第三下部球形焊盘组、所述第四下部球形焊盘组、所述第五下部球形焊盘组、所述第六下部球形焊盘组、所述第七下部球形焊盘组和所述第八下部球形焊盘组重叠的第一上部球形焊盘组、第二上部球形焊盘组、第三上部球形焊盘组、第四上部球形焊盘组、第五上部球形焊盘组、第六上部球形焊盘组、第七上部球形焊盘组和第八上部球形焊盘组，所述上部下部电连接路径包括：第一上部下部电连接路径，将所述第一下部球形焊盘组电连接到所述第一上部球形焊盘组，第二上部下部电连接路径，将所述第二下部球形焊盘组电连接到所述第二上部球形焊
盘组，第三上部下部电连接路径，将所述第三下部球形焊盘组电连接到所述第三上部球形焊盘组，第四上部下部电连接路径，将所述第四下部球形焊盘组电连接到所述第四上部球形焊盘组，第五上部下部电连接路径，将所述第六下部球形焊盘组电连接到所述第五上部球形焊盘组，第六上部下部电连接路径，将所述第七下部球形焊盘组电连接到所述第六上部球形焊盘组，以及第七上部下部电连接路径，将所述第八下部球形焊盘组电连接到所述第七上部球形焊盘组，所述半导体芯片通过所述芯片下部电连接路径电连接到所述第五下部球形焊盘组，并且在所述多个上部球形焊盘中，所述第八上部球形焊盘组中的每个上部球形焊盘是虚设球形焊盘，使得所述第八上部球形焊盘组是所述虚设上部球形焊盘组。9.一种堆叠式封装模块，包括：多个半导体封装，所述多个半导体封装包括第一半导体封装和堆叠在所述第一半导体封装上的第二半导体封装，所述多个半导体封装中的每一个包括：下部再分布层；半导体芯片，在所述下部再分布层上；扩展层，在所述下部再分布层上围绕所述半导体芯片；上部再分布层，在所述半导体芯片和所述扩展层上；以及第一上部下部电连接路径，在所述多个半导体封装中的每一个中，所述下部再分布层包括形成多个下部球形焊盘组的多个下部球形焊盘，所述多个下部球形焊盘组包括第一下部球形焊盘组和第二下部球形焊盘组，所述上部再分布层包括形成多个上部球形焊盘组的多个上部球形焊盘，所述多个上部球形焊盘组包括第一上部球形焊盘组和第二上部球形焊盘组，所述第一下部球形焊盘组和所述第一上部球形焊盘组通过所述第一上部下部电连接路径电连接，并且在所述多个上部球形焊盘...

【专利技术属性】
技术研发人员：李大虎，金吉洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：