低介电常数金属层间介质层结构及其制造方法技术

本公开提供了一种低介电常数金属层间介质层结构及其制造方法，所述结构包括：低介电常数介质层；金属层，所述金属层间隔分布于所述低介电常数介质层中；其中，所述低介电常数介质层具有正对焊盘的区域和所述正对焊盘的区域之外的区域，在所述正对焊盘的区域内，所述低介电常数介质层内包含氧化物钝化层，在所述正对焊盘的区域全部或者部分低介电常数介质层被替换为氧化物钝化层，优选TEOS制备的氧化层。本公开的优点在于，为了提升器件特性，互连层的IMD膜质使用低介电常数、超低介电常数材料时，可以补强IMD的强度，避免龟裂现象产生。另外，本公开可以与现有低介电常数铜大马士革工艺兼容使用。士革工艺兼容使用。士革工艺兼容使用。

【技术实现步骤摘要】
低介电常数金属层间介质层结构及其制造方法


[0001]本公开涉及半导体制造
，具体涉及一种低介电常数金属层间介质层结构及其制造方法。

技术介绍

[0002]Low-k(低介电常数)材料(k<3.0)由于其固有的低介电系数，可产生较低的电容值(C)，因而已经被广泛的应用于半导体制造领域，如作为填充于金属层(包括互连线(interconnect)、通孔(via))间的介质层材料。所以，在BEOL(Back End Of Line，后段工艺)采用Low-k材料制成的介质层(如互连线之间的介质层、互连线与通孔之间的介质层、通孔与通孔之间的介质层等)，其击穿电压会明显降低，特别是其TDDB(Time Dependent Dielectric Breakdown，介质层时变击穿效应)更会显著下降。
[0003]目前，半导体器件的制造逐渐遇到瓶颈，金属互连线的线宽也一起接近极限，因电阻电容延迟效应的影响变大，对半导体器件的性能也产生了很大的影响。为了减少金属互连线的电阻电容延迟效应，在金属线电阻方面投入了铜大马士革工艺；为了减少金本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低介电常数金属层间介质层结构，其特征在于，包括：低介电常数介质层；金属层，所述金属层间隔分布于所述低介电常数介质层中；其中，所述低介电常数介质层具有正对焊盘的区域和所述正对焊盘的区域之外的区域，在所述正对焊盘的区域内，所述低介电常数介质层内包含氧化物钝化层。2.根据权利要求1所述的低介电常数金属层间介质层结构，其特征在于，所述氧化物钝化层为正硅酸乙酯制备的氧化硅。3.根据权利要求1所述的低介电常数金属层间介质层结构，其特征在于，在所述正对焊盘的区域，全部或者部分低介电常数介质层被替换为氧化物钝化层。4.根据权利要求1-3任意一项所述的低介电常数金属层间介质层结构，其特征在于，所述氧化物钝化层仅位于所述正对焊盘的区域内。5.一种根据权利要求1-4任意一项所述的低介电常数金属层间介质层结构的制造方法，其特征在于，包括如下步骤：对低介电常数介质层的正对焊盘的区域使用光刻工艺，使得位于刻蚀停止层之上的低介电常数介质层的上表面暴露；去除位于正对焊盘的区域的低介电常数介质层，直至暴露刻蚀停止层的上表面；在低介电常数介质层和刻蚀停止层上沉积氧化物钝化物材料并进行平坦化，在所述低介电常数介质层的正对焊盘的区域形成氧化物钝化物层；在包含所述氧化物钝化层的所述低介电常数介质层内形成金属层。6.根据权利要求5所述的低介电常数金属层间介质层结构及其制...

【专利技术属性】
技术研发人员：李南照，王桂磊，孔真真，杨涛，李俊峰，王文武，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：