功率放大器及电子设备制造技术

一种功率放大器及电子设备，功率放大器包括驱动放大模块，用于对输入信号进行驱动放大，输出驱动信号；功率放大模块，连接至所述驱动放大模块的输出端，用于对所述驱动信号进行功率放大后输出所述功率放大信号；保护电路，连接至所述功率放大模块的输出端，用于将所述功率放大信号的电压钳位至预设电压。本发明专利技术的功率放大器通过保护电路将功率放大信号的电压钳位至预设电压，可以防止输出的功率放大信号电压过高，功率放大器可以使用薄栅氧化层的晶体管对信号进行放大和输出，薄栅氧化层的晶体管不会被击穿，提高了功率放大器的可靠性，由于薄栅氧化层的晶体管的电容较小，降低了功率放大器的功耗，提高了功率放大器的效率。提高了功率放大器的效率。提高了功率放大器的效率。

【技术实现步骤摘要】
功率放大器及电子设备


[0001]本申请涉及电子器件
，具体涉及一种功率放大器及电子设备。

技术介绍

[0002]传统的功率放大器包括驱动放大级和功率放大级。驱动放大级用于将输入信号进行驱动放大，生成驱动信号，功率放大级用于将驱动信号进一步放大后输出大功率信号提供给负载。
[0003]现有技术缺少对输出信号的限制，为了提高功率放大器工作的可靠性，现有的功率放大器的功率放大级通常使用厚栅氧化层的晶体管对信号进行放大和输出，由于厚栅氧化层的晶体管存在较大的栅极电容，带来较高的功耗损耗，降低了功率放大器的效率。

技术实现思路

[0004]鉴于此，本申请提供一种功率放大器及电子设备，以解决现有的功率放大器缺少保护电路，使用厚栅氧化层晶体管带来较高的功耗损耗的问题。
[0005]本申请提供的一种功率放大器，包括驱动放大模块，用于对输入信号进行驱动放大，输出驱动信号；功率放大模块，连接至所述驱动放大模块的输出端，用于对所述驱动信号进行功率放大后输出所述功率放大信号；保护电路，连接至所述功率放大模块的输出端，用于将所述功率放大信号的电压钳位至预设电压。
[0006]本方案中的功率放大器，通过保护电路将功率放大信号的电压钳位至预设电压，可以防止输出的功率放大信号电压过高，功率放大器可以使用薄栅氧化层的晶体管对信号进行放大和输出，由于保护电路作用，薄栅氧化层的晶体管不会被击穿，提高了功率放大器的可靠性，由于薄栅氧化层的晶体管的电容较小，降低了功率放大器的功耗，提高了功率放大器的效率。/>[0007]可选的，所述功率放大模块包括功率放大单元和电源提供单元；所述功率放大单元连接至所述驱动放大模块的输出端，用于对所述驱动放大信号进行功率放大后输出所述功率放大信号；所述电源提供单元的一端与电源电压连接，另一端与所述功率放大单元连接，用于给所述功率放大单元提供电源电压。
[0008]可选的，所述功率放大单元包括至少一输出晶体管，所述输出晶体管的栅极连接至所述驱动放大模块的输出端、源极接地，漏极用于输出所述功率放大信号；所述电源提供单元包括至少一电感，所述电感的一端与所述输出晶体管的漏极连接，另一端接电源电压，用于给所述输出晶体管提供电源电压；所述输出晶体管的栅氧化层的厚度小于第一数值。
[0009]本方案中，通过控制输出晶体管的栅氧化层的厚度小于第一数值，可以降低输出晶体管的栅氧化层的电容，降低栅极电容产生的功耗，提高功率放大器的效率。
[0010]可选的，所述第一数值的范围为1nm
‑
4nm(纳米)。
[0011]可选的，所述输出晶体管的栅极电容值的范围为300fF
‑
500fF。
[0012]可选的，所述输出晶体管的栅氧化层材料包括以下任意一种：
[0013]氧化硅、氧化铪和氧化锆。
[0014]现有技术中使用的厚栅氧化层晶体管由硅CMOS(互补金属氧化物半导体)工艺制成，厚栅极氧化层的材料是氧化硅，厚栅氧化层的厚度一般大于5nm，比如常见的厚栅氧化层的厚度为5.93nm，其栅氧化层的电容可以达到7.5pF(皮法)。本方案中的输出晶体管使用的是薄氧化层晶体管，薄氧化层晶体管同样由硅CMOS工艺制成，栅极氧化层的材料同样也是氧化硅，但是栅氧化层的厚度范围为1nm
‑
4nm，栅极电容值的范围为300fF
‑
500fF，由平板电容的电容密度公式：C
OX
∝
ε/t
ox
，其中，C
OX
表示电容密度、ε表示栅氧化层的介电常数、t
ox
表示栅氧化层的厚度，可以知道，平板电容的电容密度C
OX
和栅氧化层的厚度t
ox
成反比例关系，所以栅氧化层变薄一倍，电容密度增大为2倍。但是为了有效地抑制短沟道效应，并保持良好的亚阈值斜率，栅氧化层厚度要和沟道长度要以同样的比例下降。根据栅极电容公式：C
GS
∝
W
·
L
·
C
OX
，其中，C
GS
表示晶体管的栅极电容、W表示沟道宽度、L表示沟道长度、C
OX
表示电容密度，保持同样的沟道导通电阻时，此时薄栅氧化层的晶体管的W
·
L的沟道面积缩小为原来的四分之一甚至更多，所以尽管电容密度增大一些，薄栅氧化层的晶体管的W
·
L的沟道面积缩小的更多，导致最终的薄极电容C
GS
的值减小，所以相比于现有技术中使用的厚栅氧化层晶体管，本方案使用薄氧化层晶体管可以降低输出晶体管的栅极电容值，以降低功率放大器的功耗损耗，提高功率放大器的效率。
[0015]需要说明的是，由于晶体管技术发展的动力就是不断的缩小沟道长度L和栅氧化层厚度t
ox
，而器件的最小沟道长度L标志着工艺水平，所以越先进的工艺制造的晶体管其最小沟道长度L值越小，同时为保持栅极对沟道的控制，抑制短沟道效应，栅氧化层厚度越薄，可见当使用的工艺越先进时，晶体管的尺寸越小，晶体管栅极电容越小。
[0016]可选的，所述保护电路包括钳位子电路；所述钳位子电路的一端与所述功率放大模块的输出端连接，另一端与电源电压连接，用于将所述功率放大信号的电压钳位至预设电压；所述预设电压范围为0.7
‑
3V。
[0017]本方案中，通过钳位子电路可以将功率放大信号的电压钳位在预设电压范围内，以对功率放大器的输出信号进行限制，并通过电源通路在所述功率放大信号为直流信号时导通向输出晶体管提供电源电压，以保证功率放大器的正常工作，电源通路在所述功率放大信号为交流信号时关断以防止电源通路产生功率损耗。
[0018]可选的，所述钳位子电路包括至少一钳位二极管，所述钳位二极管的正极分别与所述输出晶体管的漏极和所述电感的一端连接，所述钳位二极管的负极分别与电源电压和所述电感的另一端连接。
[0019]可选的，所述驱动放大模块和所述功率放大模块构成一功率放大电路，当所述功率放大电路的数量为两个以上时，所述功率放大器还用于根据幅度调制信号控制每个所述驱动放大电路输出的功率放大信号的电压值，以实现对所述功率放大信号的幅度调制。
[0020]本方案，通过幅度调制信号可以控制各个功率放大模块输出的功率放大信号的值，进而完成对功率放大信号的幅度调制。
[0021]可选的，所述驱动放大模块包括至少一滤波电容、偏置电阻、第一PMOS晶体管和第二NMOS晶体管；所述滤波电容的一端用于获取所述输入信号，并与所述第一PMOS晶体管和所述第二NMOS晶体管的栅极连接，另一端与所述偏置电阻的一端连接、所述偏置电阻的另一端与所述第一PMOS晶体管的漏极、所述第二NMOS晶体管的漏极和所述输出晶体管的栅极
连接、所述第一PMOS晶体管的源极连接电源电压、所述第二NMOS晶体管的源极接地。
[0022]可选本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率放大器，其特征在于，包括：驱动放大模块，用于对输入信号进行驱动放大，输出驱动信号；功率放大模块，连接至所述驱动放大模块的输出端，用于对所述驱动信号进行功率放大后输出所述功率放大信号；保护电路，连接至所述功率放大模块的输出端，用于将所述功率放大信号的电压钳位至预设电压。2.如权利要求1所述的功率放大器，其特征在于，所述功率放大模块包括功率放大单元和电源提供单元；所述功率放大单元，连接至所述驱动放大模块的输出端，用于对所述驱动放大信号进行功率放大后输出所述功率放大信号；所述电源提供单元的一端与电源电压连接，另一端与所述功率放大单元连接，用于给所述功率放大单元提供电源电压。3.如权利要求2所述的功率放大器，其特征在于，所述功率放大单元包括至少一输出晶体管，所述输出晶体管的栅极连接至所述驱动放大模块的输出端、源极接地，漏极用于输出所述功率放大信号；所述电源提供单元包括至少一电感，所述电感的一端与所述输出晶体管的漏极连接，另一端接电源电压，用于给所述输出晶体管提供电源电压；所述输出晶体管的栅氧化层的厚度小于第一数值。4.如权利要求3所述的功率放大器，其特征在于，所述第一数值的范围为1nm
‑
4nm。5.如权利要求3所述的功率放大器，其特征在于，所述输出晶体管的栅极电容值的范围为300fF
‑
500fF。6.如权利要求3所述的功率放大器，其特征在于，所述输出晶体管的栅氧化层材料包括以下任意一种：氧化硅、氧化铪和氧化锆。7.如权利要求3
‑
...

【专利技术属性】
技术研发人员：刘瑞峰，罗素，
申请(专利权)人：上海橙群微电子有限公司，
类型：发明
国别省市：