射频功率放大器及电子设备制造技术

一种射频功率放大器及电子设备，射频功率放大器包括：驱动放大模块，用于对射频输入信号进行驱动放大后输出驱动信号；射频功率放大模块，包括至少一信号产生单元和至少一输出单元；信号产生单元连接至驱动放大模块的输出端，用于根据驱动信号输出第一子驱动信号和第二子驱动信号；输出单元，连接至信号产生单元的输出端，用于根据第一子驱动信号和第二子驱动信号输出射频输出信号；第一子驱动信号的上升沿和第二子驱动信号的上升沿在不同时刻；和/或，第一子驱动信号的下降沿和第二子驱动信号的下降沿在不同时刻。本发明专利技术的射频功率放大器避免了直通情况，降低了射频功率放大器的功率损耗。功率损耗。功率损耗。

【技术实现步骤摘要】
射频功率放大器及电子设备


[0001]本申请涉及电子电路
，具体涉及一种射频功率放大器及电子设备。

技术介绍

[0002]功率放大器通常使用多个晶体管作为输出晶体管，其中，部分晶体管的源极连接电源电压，另外一部分晶体管的源极接地。如果所有晶体管同时导通，则电源和地之间会形成短路，这个情况称为“直通”，“直通”会导致功率放大器产生大量热量并带来高功率损耗。
[0003]随着信号频率的升高，比如当输入信号为射频信号时，功率放大器发生“直通”时会产生大量的热量和较大的功率损耗。

技术实现思路

[0004]鉴于此，本申请提供一种射频功率放大器及电子设备，以解决现有的功率放大器发生“直通”时会产生大量的热量和较大的功率损耗问题。
[0005]本申请提供的一种射频功率放大器，包括：驱动放大模块，用于对射频输入信号进行驱动放大后输出驱动信号；射频功率放大模块，包括至少一信号产生单元和至少一输出单元；所述信号产生单元连接至所述驱动放大模块的输出端，用于根据所述驱动信号输出所述第一子驱动信号和所述第二子驱动信号；所述输出单元，连接至所述信号产生单元的输出端，用于根据所述第一子驱动信号和所述第二子驱动信号输出射频输出信号；所述第一子驱动信号的上升沿和所述第二子驱动信号的上升沿在不同时刻，和/或，所述第一子驱动信号的下降沿和所述第二子驱动信号的下降沿在不同时刻。
[0006]可选的，所述信号产生单元包括第一信号缓冲通路和第二信号缓冲通路；所述第一信号缓冲通路，用于根据所述驱动信号在第一预设时间后输出第一子驱动信号，所述第二信号缓冲通路，用于根据所述驱动信号在第二预设时间后输出第二子驱动信号；所述第一预设时间与所述第二预设时间不同以使得所述第一子驱动信号的上升沿和所述第二子驱动信号的上升沿在不同时刻；
[0007]和/或，所述第一子驱动信号的下降沿和所述第二子驱动信号的下降沿在不同时刻。
[0008]可选的，所述第一信号缓冲通路包括至少一第一反相器和第二反相器，所述第二信号缓冲通路包括至少一第三反相器和第四反相器；所述第一反相器的输入端用于输入所述驱动信号，输出端连接所述第二反相器，所述第二反相器的输出端用于输出所述第一子驱动信号；所述第三反相器的输入端用于输入所述驱动信号，输出端连接所述第四反相器，所述第四反相器的输出端用于输出所述第二子驱动信号。
[0009]可选的，所述第一反相器、所述第二反相器、所述第三反相器和所述第四反相器均包括至少一第一PMOS晶体管和至少一第一NMOS晶体管；所述第一PMOS晶体管的栅极连接所述第一NMOS晶体管的栅极，漏极连接所述第一NMOS晶体管的漏极，源极连接电源电压，所述第一NMOS晶体管的源极接地；所述第二反相器中的第一PMOS晶体管的漏极用于输出所述第
一子驱动信号，所述第四反相器中的第一PMOS晶体管的漏极用于输出所述第二子驱动信号；所述第三反相器中的第一PMOS晶体管和第一NMOS晶体管的沟道宽长比均小于所述第一反相器中的第一PMOS晶体管和第一NMOS晶体管的沟道宽长比，所述第四反相器中的第一PMOS晶体管和第一NMOS晶体管的沟道宽长比均小于所述第二反相器中的第一PMOS晶体管和第一NMOS晶体管的沟道宽长比。
[0010]可选的，所述第四反相器中的第一PMOS晶体管沟道宽长比与所述第四反相器中的第一NMOS晶体管的沟道宽长比的比值为第一比值；所述第二反相器中的第一PMOS晶体管沟道宽长比与所述第二反相器中的第一NMOS晶体管的沟道宽长比的比值为第二比值；所述第一比值小于所述第二比值。
[0011]可选的，所述射频功率放大器包括若干所述射频功率放大模块，所述射频功率放大器还包括至少一第一增益控制开关和第二增益控制开关；所述第一增益控制开关的一端与所述信号产生单元连接，另一端与地连接，所述第二增益控制开关的一端与所述信号产生单元连接，另一端与电源电压连接；所述射频功率放大器用于根据增益控制信号控制所述第一增益控制开关和所述第二增益控制开关导通，以控制所述射频功率放大模块输出的射频输出信号的功率；所述射频功率放大器的射频输出信号的功率为所有所述射频功率放大模块输出的射频输出信号的功率之和。
[0012]可选的，所述驱动放大模块还用于根据占空比控制信号调整所述驱动信号的电压幅值；所述射频功率放大模块还用于根据所述驱动信号的电压幅值控制所述射频输出信号的占空比。
[0013]可选的，所述射频功率放大器还包括滤波模块；所述滤波模块的输入端连接所述输出单元的输出端，所述滤波模块的输出端用于输出经滤波后的所述射频输出信号。
[0014]可选的，所述滤波模块包括4阶LC梯形滤波器。
[0015]一种电子设备，包括上述任意一项所述的射频功率放大器。
[0016]本专利技术的射频功率放大器，通过信号产生单元根据驱动放大模块输出的驱动信号，输出第一子驱动信号和第二子驱动信号至输出单元，所述第一子驱动信号的上升沿和所述第二子驱动信号的上升沿在不同时刻，和/或，所述第一子驱动信号的下降沿和所述第二子驱动信号的下降沿在不同时刻，避免了第一子驱动信号和所述第二子驱动信号发生重叠，输出单元在根据所述第一子驱动信号和所述第二子驱动信号输出射频输出信号时避免了发生直通情况，避免了射频功率放大器产生的大量热量，降低了射频功率放大器的功率损耗。又由于信号产生单元不依赖反馈技术，可以适用于高频信号，如射频信号，提高了输出数据的准确性。
附图说明
[0017]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本专利技术一实施例的射频功率放大器的结构示意图；
[0019]图2为本专利技术一实施例的射频功率放大模块PAU的结构示意图；
[0020]图3为本专利技术一实施例的射频功率放大模块PAU的电路图；
[0021]图4为本专利技术一实施例的第一子驱动信号、第二子驱动信号及射频输出信号的波形图。
具体实施方式
[0022]下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
[0023]请参考图1，为本专利技术一个实施例的射频功率放大器的结构示意图。
[0024]本实施例的射频功率放大器PA，包括驱动放大模块DA和射频功率放大模块PAU，射频功率放大模块的数量可以为一个也可以为多个。射频功率放大器PA的射频输入信号pa_in输入到驱动放大模块DA，驱动放大模块DA用于对射频输入信号pa_in进行驱动放大后输出驱动信号da_out；驱动信号da_out本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频功率放大器，其特征在于，包括：驱动放大模块，用于对射频输入信号进行驱动放大后输出驱动信号；射频功率放大模块，包括至少一信号产生单元和至少一输出单元；所述信号产生单元连接至所述驱动放大模块的输出端，用于根据所述驱动信号输出第一子驱动信号和第二子驱动信号；所述输出单元，连接至所述信号产生单元的输出端，用于根据所述第一子驱动信号和所述第二子驱动信号输出射频输出信号；所述第一子驱动信号的上升沿和所述第二子驱动信号的上升沿在不同时刻；和/或，所述第一子驱动信号的下降沿和所述第二子驱动信号的下降沿在不同时刻。2.如权利要求1所述的射频功率放大器，其特征在于，所述信号产生单元包括第一信号缓冲通路和第二信号缓冲通路；所述第一信号缓冲通路，用于根据所述驱动信号在第一预设时间后输出第一子驱动信号，所述第二信号缓冲通路，用于根据所述驱动信号在第二预设时间后输出第二子驱动信号；所述第一预设时间与所述第二预设时间不同以使得所述第一子驱动信号的上升沿和所述第二子驱动信号的上升沿在不同时刻；和/或，所述第一子驱动信号的下降沿和所述第二子驱动信号的下降沿在不同时刻。3.如权利要求2所述的射频功率放大器，其特征在于，所述第一信号缓冲通路包括至少一第一反相器和第二反相器，所述第二信号缓冲通路包括至少一第三反相器和第四反相器；所述第一反相器的输入端用于输入所述驱动信号，输出端连接所述第二反相器，所述第二反相器的输出端用于输出所述第一子驱动信号；所述第三反相器的输入端用于输入所述驱动信号，输出端连接所述第四反相器，所述第四反相器的输出端用于输出所述第二子驱动信号。4.如权利要求3所述的射频功率放大器，其特征在于，所述第一反相器、所述第二反相器、所述第三反相器和所述第四反相器均包括至少一第一PMOS晶体管和至少一第一NMOS晶体管；所述第一PMOS晶体管的栅极连接所述第一NMOS晶体管的栅极，漏极连接所述第一NMOS晶体管的漏极，源极连接电源电压，所述第一NMOS晶体管的源极接地；所述第二反相器中的第一PMOS晶体管的漏极用于输出所述第一子驱动信号，所述第四反相器中的第一PMOS晶体管的漏极用于输出所...

【专利技术属性】
技术研发人员：刘瑞峰，罗素，
申请(专利权)人：上海橙群微电子有限公司，
类型：发明
国别省市：