极坐标发射器的数字功率放大器能效最大化系统和方法技术方案

一种极坐标发射器包括数字功率放大单元，该数字功率放大单元包括第一电路和放大电路。所述第一电路用于接收相位调制载波信号，并用于以PMOS控制信号和NMOS控制信号具有不同占空比的方式来生成该PMOS控制信号和NMOS控制信号。所述放大电路用于以PMOS晶体管接收所述PMOS控制信号，并且以NMOS晶体管接收所述NMOS控制信号。所述第一电路用于以所述放大电路的NMOS晶体管和PMOS晶体管同时导电的时间最大程度减小的方式，将所述PMOS控制信号和NMOS控制信号彼此对齐。所述放大电路用于响应于所述PMOS和NMOS控制信号生成放大调制载波信号。PMOS和NMOS控制信号生成放大调制载波信号。PMOS和NMOS控制信号生成放大调制载波信号。

【技术实现步骤摘要】
【国外来华专利技术】极坐标发射器的数字功率放大器能效最大化系统和方法
[0001]相关申请的交叉引用
[0002]本申请要求申请号为16/241,842，申请日为2019年1月7日，名称为“极坐标发射器的数字功率放大器能效最大化系统和方法”的美国专利申请的优先权，并将其全部内容援引于此。

技术介绍

[0003]高速集成电路技术的最新进展实现了与物联网(IoT)有关的各种创新性多功能应用。对于种类繁多的无线通信应用而言，极为重要的一点是收发器的功耗，尤其电池供电情形下的收发器功耗。
[0004]极坐标发射器为针对调制射频信号的生成提出的高能效方案。此类发射器中使用的高效功率放大器旨在最大程度减小功耗。然而，基于功耗最小化考量的功率放大器选择常常需要在非线性度的增大与放大器性能之间做出权衡取舍。
[0005]在极坐标调制器中，作为第一步，先将承载信息的数字信号以正交调制技术编码，并表征于同相正交(IQ)平面内。正交调制采用笛卡尔坐标x和y。在考虑正交调制时，x轴下称“I”(同相)轴，y轴下称“Q”(正交)轴。
[0006]极坐标调制器通常可包括坐标系转换器，如根据正交调制数字信号生成极坐标相位采样值和极坐标幅度采样值的同相正交至幅度/相位(IQ
‑
A/P)转换器。正如极坐标与笛卡尔坐标类似一样，极坐标调制也类似于正交调制。极坐标调制采用极坐标r(幅度)和Θ(相位)。正交调制架构向极坐标调制架构的转换也可通过多种已知技术进行。在数学上，这一过程依赖三角几何学。相位Θ的正切等于正交分量(Q)值除以同相分量(I)值，而幅度r为正交分量和同相分量(分别为Q和I)平方之和的平方根。
[0007]数字无线电传输的正交调制法往往要求使用线性射频功率放大器，而这又在提高能效与保持放大器线性度的设计方面造成冲突。牺牲线性度将会导致信号质量下降，而信号质量有时会成为限制网络性能和容量的基本因素。除此之外，线性射频功率放大器还存在包括器件参数限制、温度不稳定性、功率控制精度、宽带噪声及生产良率在内的常见问题。与此相对，牺牲能效将导致功耗增大(功耗增大会缩短手持式设备的电池寿命)，从而产生更多的热量。
[0008]因此，可能需要尝试在最大程度提高功率放大器的可用输出功率的同时，最大程度地提高放大器的效率，且最大程度地减小放大器的功耗。
附图说明
[0009]附图及以下详细描述并入本说明书中，以形成本说明书的一部分，用于进一步说明本文所公开概念的实施方式，并阐述这些实施方式的各种原理和优点，其中，各附图中的相同元件或功能类似的元件采用相同的附图标记。
[0010]图1为根据一些实施方式的例示极坐标转换和极坐标传输系统框图。
[0011]图2为根据一些实施方式的例示极坐标发射器框图。
[0012]图3为根据一些实施方式的另一例示极坐标发射器框图。
[0013]图4为根据一些实施方式具有两个放大单元组的数字功率放大器框图。
[0014]图5为根据一些实施方式的例示放大单元框图。
[0015]图6为根据一些实施方式的数字功率放大器的例示放大电路图。
[0016]图7为根据一些实施方式的数字功率放大单元的例示逻辑电路图。
[0017]图8为根据一些实施方式的数字功率放大单元的例示驱动电路图。
[0018]图9A至图9D为根据一些实施方式的数字功率放大单元内各种电路的各种输入和输出信号的例示信号图。
[0019]图10为根据一些实施方式的例示方法流程图。
[0020]图11为根据一些实施方式的另一例示方法流程图。
[0021]本领域技术人员可理解的是，附图元件的图示目的在于简单和清楚，并不一定按比例绘制。例如，为了有助于促进对本专利技术实施方式的理解，附图中某些元件的尺寸相对于其他元件可能有所夸大。
[0022]在附图中的适当之处，以常规符号表示装置和方法的部件，其仅示出了与本专利技术实施方式的理解有关的具体细节，以避免对受益于本说明书描述的本领域技术人员而言极其显而易见的细节给本专利技术的理解造成困难。
具体实施方式
[0023]在附图中的适当之处，以常规符号表示装置和方法的部件，其仅示出了与本专利技术实施方式的理解有关的具体细节，以避免对受益于本说明书描述的本领域技术人员而言极其显而易见的细节给本专利技术的理解造成困难。
[0024]在以下具体描述之前，需要注意的是，各附图中所绘出且文中结合各附图所描述的实物、连接方式、设置方式等出于例示目的，并不在于构成限制。因此，与特定附图的“绘制”内容相关的任何及所有陈述或其他指示，与特定要素或实物在特定附图中的“存在形式”或“所含内容”相关的任何及所有陈述或其他指示，以及可能在脱离上下文语境的状况下孤立地理解为绝对意涵并因而构成限制的任何及所有类似陈述，可能需要仅以适宜的方式理解为紧随于“在至少一种实施方式，
……”
等积极意义的文句之后。出于行文的简洁和清楚起见，这一暗含的前导文句不再在附图的具体说明中反复赘述。
[0025]图1为根据一些实施方式的例示极坐标转换和极坐标传输系统100的框图。信号源102用于生成待传输信号的同相(I)值和正交(Q)值。信号源102可以为本领域技术人员已知的任何I值和Q值产生源，如以相移键控法(PSK)或正交幅度调制法(QAM)调制的信号等频率调制或相位调制射频信号的编码器。在本专利技术使用的术语当中，“相位调制信号”包括相位调制(如二进制相移键控(BPSK)、正交相移键控(QPSK)、8级相移键控(8
‑
PSK)或16级相移键控(16
‑
PSK))信号，以及相位和幅度同时调制的信号(如16级正交幅度调制(16
‑
QAM)，64级正交幅度调制(64
‑
QAM)或256级正交幅度调制(256
‑
QAM)，或者正交频分复用(OFDM)信号等此类信号的多载波组合形式)；“频率调制信号”包括二进制频移键控(BFSK)信号、多频移键控(MFSK)信号、最小频移键控(MSK)信号等频移键控(FSK)信号以及其他频率调制信号。
[0026]信号源102的同相和正交信号提供给坐标旋转数字计算(CORDIC)逻辑电路104。CORDIC逻辑电路104将笛卡尔架构下的I信号和Q信号转换为包括数字幅度信号和相位信号
的相应的极坐标信号。幅度信号A
in
和相位信号经极坐标信号输入端106提供给极坐标发射器110。极坐标发射器110生成与极坐标信号相应的相位及幅度调制射频(RF)输出信号，并将该信号通过天线108发射。在一些实施方式中，射频信号(本文也称调制载波信号)的频率范围为2412MHz～2484MHz，但极坐标发射器110的用途不限于这一频率范围。根据本文所公开实施方式当中的一些实施方式的极坐标发射器和/或收发器一般可用于任何合适的频率。一些具体频段和频率范围包括LTE(4G)(如700MHz～6GHz)和5G(如600MHz～6G本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种极坐标发射器，其特征在于，包括：数字功率放大单元，包括：第一电路，用于接收相位调制载波信号，并且用于以PMOS控制信号和NMOS控制信号具有不同的占空比的方式来生成所述PMOS控制信号和所述NMOS控制信号；以及放大电路，所述放大电路具有输出端，并且包括PMOS晶体管和NMOS晶体管，其中，所述放大电路用于以所述PMOS晶体管接收所述PMOS控制信号，以及以所述NMOS晶体管接收所述NMOS控制信号，其中，所述第一电路用于以所述放大电路的所述NMOS晶体管和所述PMOS晶体管同时导电的时间最大程度减小的方式，将所述PMOS控制信号和所述NMOS控制信号彼此对齐，其中，所述放大电路进一步用于响应来自所述第一电路的所述PMOS控制信号和所述NMOS控制信号而在所述放大电路的所述输出端生成放大调制载波信号。2.如权利要求1所述的极坐标发射器，其特征在于，所述放大调制载波信号具有大约50％的占空比。3.如权利要求1所述的极坐标发射器，其特征在于，所述第一电路用于以所述PMOS控制信号和所述NMOS控制信号防止所述PMOS晶体管和所述NMOS晶体管同时导电的方式，将所述PMOS控制信号和所述NMOS控制信号彼此对齐。4.如权利要求1所述的极坐标发射器，其特征在于，所述PMOS控制信号的占空比大于所述NMOS控制信号的占空比。5.如权利要求1所述的极坐标发射器，其特征在于，所述数字功率放大单元的所述第一电路包括：逻辑电路，用于接收所述相位调制载波信号，并且用于以第一逻辑信号和第二逻辑信号相对于彼此具有不同的上升时间和下降时间的方式来生成所述第一逻辑信号和所述第二逻辑信号。6.如权利要求5所述的极坐标发射器，其特征在于，所述逻辑电路用于以所述第一逻辑信号的上升时间超过所述第二逻辑信号的上升时间并且以所述第二逻辑信号的下降时间超过所述第一逻辑信号的下降时间的方式来生成所述第一逻辑信号和所述第二逻辑信号。7.如权利要求6所述的极坐标发射器，其特征在于，所述相位调制载波信号包括第一相位调制载波信号和第二相位调制载波信号，其中，所述逻辑电路包括第一逻辑PMOS晶体管和第一逻辑NMOS晶体管，所述第一逻辑PMOS晶体管和所述第一逻辑NMOS晶体管中的每一个均用于接收所述第一相位调制载波信号，其中，所述逻辑电路还包括第二逻辑PMOS晶体管和第二逻辑NMOS晶体管，所述第二逻辑PMOS晶体管和所述第二逻辑NMOS晶体管中的每一个均用于接收所述第二相位调制载波信号。8.如权利要求7所述的极坐标发射器，其特征在于，所述逻辑电路构造为使得所述第一逻辑PMOS晶体管响应于所述第一相位调制载波信号的导电慢于所述第二逻辑PMOS晶体管响应于所述第二相位调制载波信号的导电，从而使得所述第一逻辑信号的上升时间超过所述第二逻辑信号的上升时间。9.如权利要求7所述的极坐标发射器，其特征在于，所述逻辑电路构造为使得所述第二逻辑NMOS晶体管响应于所述第二相位调制载波信号的导电慢于所述第一逻辑NMOS晶体管响应于所述第一相位调制载波信号的导电，从而使得所述第二逻辑信号的下降时间超过所
述第一逻辑信号的下降时间。10.如权利要求5所述的极坐标发射器，其特征在于，所述逻辑电路包括MOSFET晶体管，所述MOSFET晶体管当中的至少一个MOSFET晶体管用于在导电时，向所述逻辑电路的所述MOSFET晶体管当中的至少一个其他MOSFET晶体管提供串联电阻，其中，当存在所述串联电阻时，对所述第一逻辑信号和所述第二逻辑信号相对于彼此具有不同的上升时间和不同的下降时间具有贡献。11.如权利要求5所述的极坐标发射器，其特征在于，所述数字功率放大单元的所述第一电路还包括：与所述逻辑电路连接的驱动电路，其中，所述驱动电路用于接收所述第一逻辑信号和所述第二逻辑信号，并用于生成具有不同的占空比的所述PMOS控制信号和所述NMOS控制信号，以使得根据所述第一逻辑信号和所述第二逻辑信号相对于彼此的不同的上升时间和不同的下降时间，所述PMOS控制信号的占空比超过所述NMOS控制信号的占空比。12.如权利要求1所述的极坐标发射器，其特征在于，还包括数字功率放大器，所述数字功率放大器包括：用于接收所述相位调制载波信号的多个数字功率放大单元，其中，所述多个数字功率放大单元包括所述数字功率放大单元。13.如权利要求12所述的极坐标发射器，其特征在于，所述极坐标发射器与所述极坐标接收器共享资源，...

【专利技术属性】
技术研发人员：潘俊，徐阳，
申请(专利权)人：盈诺飞公司，
类型：发明
国别省市：