一种基于薄膜晶体管的扫描电路制造技术

本申请公开了一种基于薄膜晶体管的扫描电路，应用于电路集成技术领域，用于解决现有扫描电路不易集成且工艺不成熟难以大面积制备的技术问题。本申请提供移位寄存器单元、锁存器单元和与非门单元，移位寄存器单元、锁存器单元和与非门单元均由薄膜晶体管制成，移位寄存器单元与锁存器单元连接，锁存器单元与与非门单元连接，移位寄存器单元为数据传输单元，用于将串行输入的输入信号作为时钟信号移位传输到对应位置，并作为锁存器单元的信号输入端，锁存器单元用于利用锁存器控制信号将移位寄存器单元传输过来的信号进行锁存并输出到与非门单元，与非门单元用于利用与非门控制信号读取锁存器单元中锁存的信号。信号读取锁存器单元中锁存的信号。信号读取锁存器单元中锁存的信号。

【技术实现步骤摘要】
一种基于薄膜晶体管的扫描电路


[0001]本申请涉及电路集成
，尤其涉及一种基于薄膜晶体管的扫描电路。

技术介绍

[0002]在玻璃基板或者柔性基板上，设计和电路设计大多基于薄膜晶体管。当在对传感器设计中的传感阵列进行测量时，则需要依靠扫描电路的扫描功能。现有方式扫描电路的扫描功能的实现包括逐行扫描、隔行扫描或者逐个扫描。
[0003]一般使用的扫描电路都是基于硅基晶体管，由数控电路产生的信号，一路接着一路输入到玻璃基板或者柔性基板上，实现对传感器敏感元件的信号读取。但是，这种扫描电路存在的问题是由于引入大量的连接引脚，导致整个传感阵列和电路难以更好集成，同时当阵列的数量达到非常庞大的数目时，过多的引脚会占用过多的面积，使得给版图绘制带来难度。
[0004]综上，现有方式的扫描电路存在使得整个传感阵列和电路的集成度降低、提高外接的电路制作难度的问题。

技术实现思路

[0005]本申请实施例提供一种基于薄膜晶体管的扫描电路，以解决现有扫描电路不易集成且工艺不成熟难以大面积制备的技术问题。
[0006]为了解决上述技术问题，本申请实施例提供一种基于薄膜晶体管的扫描电路，包括移位寄存器单元、锁存器单元和与非门单元，所述移位寄存器单元、所述锁存器单元和所述与非门单元均由薄膜晶体管制成，所述移位寄存器单元与所述锁存器单元连接，所述锁存器单元与所述与非门单元连接，所述移位寄存器单元为数据传输单元，用于将串行输入的输入信号作为时钟信号移位传输到对应位置，并作为所述锁存器单元的信号输入端，所述锁存器单元用于利用锁存器控制信号将所述移位寄存器单元传输过来的信号进行锁存并输出到所述与非门单元，所述与非门单元用于利用与非门控制信号读取所述锁存器单元中锁存的信号。
[0007]本申请通过提供一种基于薄膜晶体管的扫描电路，该扫描电路包括移位寄存器单元、锁存器单元和与非门单元，所述移位寄存器单元、所述锁存器单元和所述与非门单元均由薄膜晶体管制成，所述移位寄存器单元与所述锁存器单元连接，所述锁存器单元与所述与非门单元连接，所述移位寄存器单元为数据传输单元，用于将串行输入的输入信号作为时钟信号移位传输到对应位置，并作为所述锁存器单元的信号输入端，所述锁存器单元用于利用锁存器控制信号将所述移位寄存器单元传输过来的信号进行锁存并输出到所述与非门单元，所述与非门单元用于利用与非门控制信号读取所述锁存器单元中锁存的信号。该扫描电路通过将移位寄存器单元、锁存器单元和与非门单元进串联形成的电路，通过减少了芯片接口数量，即使所需扫描单元电路数量增加，接口数量也不改变，提高了接口适配性，从而提高了在传感阵列和电路上的集成度，同时，该扫描电路采用了薄膜晶体管，制备
工艺简单，集成度更高，不仅降低了生产成本，而且适合大面积制备。
附图说明
[0008]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0009]图1是本申请一实施例中基于薄膜晶体管的扫描电路的电路结构示意图；
[0010]图2是本申请另一实施例中基于薄膜晶体管的扫描电路的电路结构示意图；
[0011]图3是本申请另一实施例中基于薄膜晶体管的扫描电路的电路结构示意图；
[0012]图4是本申请又一实施例中基于薄膜晶体管的扫描电路的电路结构示意图。
具体实施方式
[0013]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0014]以下结合具体附图对本申请的实现进行详细的描述：
[0015]实施例一
[0016]如图1所示，本申请实施例提供的一种基于薄膜晶体管的扫描电路，包括移位寄存器单元10、锁存器单元20和与非门单元30，移位寄存器单元10、锁存器单元20和与非门单元30均由薄膜晶体管制成，移位寄存器单元10与锁存器单元20连接，锁存器单元20与与非门单元30连接，移位寄存器单元10为数据传输单元，用于将串行输入的输入信号作为时钟信号移位传输到对应位置，并作为锁存器单元20的信号输入端，锁存器单元20用于利用锁存器控制信号将移位寄存器单元10传输过来的信号进行锁存并输出到与非门单元30，与非门单元30用于利用与非门控制信号读取锁存器单元20中锁存的信号。
[0017]该扫描电路通过将移位寄存器单元10、锁存器单元20和与非门单元30进串联形成的电路，将这些单元电路串联成所需的扫描电路。此时的输入为串行输入，输出为并行输出，时序控制下，能同时控制其中任意数量电路输出高电平(其余为低电平)。实现了扫描电路的串入并出的功能。通过减少了芯片接口数量，即使所需扫描单元电路数量增加，接口数量也不改变，提高了接口适配性，从而提高了在传感阵列和电路上的集成度，同时，该扫描电路采用了薄膜晶体管，制备工艺简单，集成度更高，不仅降低了生产成本，而且适合大面积制备。
[0018]实施例二
[0019]示例性地，如图2所示，上述移位寄存器单元10对应的电路包括第一电路101和第二电路102，第一电路101和第二电路102的电路结构相同，第一电路101所接收到的第一时钟信号CLK1移位传输到第一时钟，第二电路102所接收到的第二时钟信号CLK2移位传输到第二时钟，第一时钟信号CLK1与第二时钟信号CLK2存在时钟周期差，第一时钟信号CLK1与第二时钟信号CLK2互为反相信号。
[0020]进一步地，移位寄存器单元10中的第一电路由六个双栅薄膜晶体管组成，第一电
路包括双栅薄膜晶体管TFT1、双栅薄膜晶体管TFT2、双栅薄膜晶体管TFT3、双栅薄膜晶体管TFT4、双栅薄膜晶体管TFT5、双栅薄膜晶体管TFT6，反相置零信号用作电源，反相置零信号分别与双栅薄膜晶体管TFT1和双栅薄膜晶体管TFT5的漏极相连接，双栅薄膜晶体管TFT1和双栅薄膜晶体管TFT5分别使对应的顶栅极和底栅极短接于源极，双栅薄膜晶体管TFT1的源极、双栅薄膜晶体管TFT2的漏极与双栅薄膜晶体管TFT3的漏极相连接，双栅薄膜晶体管TFT2的底栅极与输入信号和双栅薄膜晶体管TFT4的漏极相连接，双栅薄膜晶体管TFT3和双栅薄膜晶体管TFT4的底栅极分别与第一时钟输入信号CLK1连接，双栅薄膜晶体管TFT3的源极与双栅薄膜晶体管TFT6的底栅极相连接，双栅薄膜晶体管TFT4的源极与双栅薄膜晶体管TFT6的漏极和双栅薄膜晶体管TFT5的顶栅极、底栅极和源极相连接，双栅薄膜晶体管TFT2、双栅薄膜晶体管TFT3、双栅薄膜晶体管TFT4、双栅薄膜晶体管TFT6的顶栅极分别与外接偏压相连接，反相置零信号用于当通入高电平时，启动移位寄存器单元10，当通入低电平时，关闭移位寄存器单元10，并将输入置零。...

【技术保护点】

【技术特征摘要】
1.一种基于薄膜晶体管的扫描电路，其特征在于，包括移位寄存器单元、锁存器单元和与非门单元，所述移位寄存器单元、所述锁存器单元和所述与非门单元均由薄膜晶体管制成，所述移位寄存器单元与所述锁存器单元连接，所述锁存器单元与所述与非门单元连接，所述移位寄存器单元为数据传输单元，用于将串行输入的输入信号作为时钟信号移位传输到对应位置，并作为所述锁存器单元的信号输入端，所述锁存器单元用于利用锁存器控制信号将所述移位寄存器单元传输过来的信号进行锁存并输出到所述与非门单元，所述与非门单元用于利用与非门控制信号读取所述锁存器单元中锁存的信号。2.根据权利要求1所述的基于薄膜晶体管的扫描电路，其特征在于，所述与非门单元对应的与非门电路包括电源供电单元、第一级与非门、第二级与非门和第一电容，所述电源供电单元用于对所述与非门单元进行供电，所述第一级与非门用于利用第一控制信号读取所述锁存器单元中锁存的信号，所述第二级与非门用于利用第二控制信号读取所述锁存器单元中锁存的信号。3.根据权利要求2所述的基于薄膜晶体管的扫描电路，其特征在于，所述第一控制信号用于在高电平时，开启所述第一级与非门读取所述锁存器单元中锁存的信号，在低电平时，关闭所述第一级与非门，所述第二控制信号恒定为高电平，开启第二级与非门读取所述锁存器单元中锁存的信号。4.根据权利要求2所述的基于薄膜晶体管的扫描电路，其特征在于，所述第一级与非门包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第二级与非门包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管，所述第一薄膜晶体管和所...

【专利技术属性】
技术研发人员：刘兴慧，俞伟康，张威，
申请(专利权)人：深圳知微创新技术有限公司，
类型：发明
国别省市：