一种在绝缘体上制备锗薄膜的方法技术

本发明专利技术提供一种在绝缘体上制备锗薄膜的方法及其应用，在绝缘体基底上，先用原子层沉积方法沉积的过渡层薄膜，在所述过渡层薄膜上再用原子层沉积方法沉积单质锗膜至所需厚度，能够简单、高效地将单质锗膜沉积于绝缘体上并实现其在半导体领域的应用。缘体上并实现其在半导体领域的应用。缘体上并实现其在半导体领域的应用。

【技术实现步骤摘要】
一种在绝缘体上制备锗薄膜的方法


[0001]本专利技术属于半导体制备领域，尤其涉及一种在绝缘体上制备锗薄膜的方法。

技术介绍

[0002]随着半导体器件技术节点的推进，原有的沟道材料硅正慢慢被锗硅或单质锗取代。锗的优势在有于有着3倍于硅的电子迁移率、4倍于硅的空穴迁移率，可以提高器件运行速度，降低功耗，并可通过参杂不同的元素制备nFET和pFET器件。反观其他候选材料，比如III
‑
V族的InAs、GaAs，虽然电子迁移率是硅的近30倍(以InAs为例)，但空穴迁移率几乎和硅差不多，只能用来制作nFET，无法制作高性能pFET。
[0003]当前，以置顶于绝缘体上的硅作为基材制作芯片是主流技术途径，此即Silicon
‑
on
‑
Insulator，或叫SOI，其结构如图1所示。在这里如果用锗取代硅，芯片的基材可叫做Germanium
‑
on
‑
Insulator，简称GOI或GeOI，其结构如图2所示，显示出更为优异的性能。
[0004]目前，GeOI的制作方法大概有三种：锗凝结技术(Ge condensation technique)、液相外延技术(Liquid phase epitaxy)、注氢智能剥离技术(Smart
‑
cut
TM
)。而注氢智能剥离技术逐渐成为当前制作GeOI的较优方案，主要步骤包括：锗片A表面沉积二氧化硅层(如PECVD方法等)(绝缘层，图中实心黑色条状层)
→
氢离子注入(在氧化硅下方)
→
将锗片反转，用粘合剂贴于硅片B上方(硅片B表面存在二氧化硅层)
→
锗片A的氢注入层起泡/分离
→
留在GeOI片上的锗表面抛光(流程示意图如图3所示)。
[0005]但是，上述注氢智能剥离技术存在着明显的缺陷：首先，该工艺复杂，需要多台半导体工艺设备，从而提高生产成本；其次，这种方法制备的锗膜厚度难于精确控制，需要抛光工艺的配合，再次，该工艺只适合基底材料的制备(平面结构)，在芯片加工过程中，由于表面结构的复杂性(3D结构)，该方法已不再适用。

技术实现思路

[0006]本专利技术提供一种在绝缘体上制备锗薄膜的方法，通过特定的原子层沉积技术(ALD)，能够简单、高效地将单质锗膜沉积于绝缘体上并实现其在半导体领域的应用。
[0007]具体技术解决方案如下：
[0008]一种在绝缘体上制备锗薄膜的方法，其特征在于，在绝缘体基底上，先用原子层沉积方法沉积的过渡层薄膜，在所述过渡层薄膜上再用原子层沉积方法沉积单质锗膜至所需厚度。
[0009]过渡层薄膜是一层缓冲层，由于成份缓冲、应力缓冲或者晶格常量缓冲，使单质锗层沉积有效且不脱落，进而使得单质锗膜在芯片复杂3D结构可以应用。适中的缓冲层厚度，对于方法的有效性和产物的综合性能相关，进一步可优选为
[0010]具体的，上述过渡层薄膜包括氧化钽、氧化钛、氧化铌、氧化锗、氧化铈、氧化镧中的至少一种。
[0011]具体的，上述绝缘体衬底为氧化硅、碳化硅、氧化铝，氧化铪或氧化锆。
[0012]具体的，上述原子层沉积方法为先在氧化性气氛中沉积金属氧化物作为过渡层，再在还原性气氛中沉积金属Ge单质薄膜。
[0013]在一种实施方式中，所述用原子层沉积方法沉积单质锗膜至所需厚度的过程包括：以含锗有机分子作为前驱体源，以H2、NH3、N2H4或者H2/N2混合气体为主体的等离子体作为还原剂，在100℃至400℃沉积于所述过渡层薄膜上。
[0014]在另一种实施方式中，所述用原子层沉积方法沉积单质锗膜至所需厚度的过程包括：以含锗有机分子作为前驱体源，以肼、叔丁基肼、硼烷二甲胺为主体的前驱体作为还原剂，在100℃至400℃沉积于所述过渡层薄膜上。
[0015]具体的，上述含锗有机分子包括Ge(NMe2)4、Ge(iPr2‑
tBu
‑
amd)2或Ge(iPr2‑
nBu
‑
amd)2中的一种或几种。
[0016]本专利技术还提供了一种在芯片衬底上制备锗薄膜的方法，通过特定的原子层沉积技术(ALD)，能够简单、高效地将单质锗膜沉积于绝缘体上并实现其在芯片制造流程中的应用。
[0017]具体技术解决方案如下：
[0018]一种在芯片衬底上制备锗薄膜的方法，其特征在于，在硅或二氧化硅衬底上，用原子层沉积方法或者其他方法(如物理气相沉积或者化学气相沉积)沉积绝缘体基底，再在所述绝缘体基底上用原子层沉积方法沉积的过渡层介电薄膜，在所述过渡层介薄膜上再用原子层沉积方法沉积单质锗膜至所需厚度。
[0019]本专利技术的有益效果如下：
[0020]本专利技术能够实现锗膜在绝缘体上的沉积且锗膜有较好的粘附性，且不易脱落，不影响整体薄膜性能，薄膜均匀性好，台阶覆盖率高，工艺简单，无需使用特殊衬底，能够适用于结构复杂的芯片加工过程。
【附图说明】
[0021]图1为SOI结构，图中SiO2为绝缘层；
[0022]图2为GOI或GeOI结构；
[0023]图3为GeOI常规制作流程；
[0024]图4为在硅和二氧化硅衬底上用ALD方法生长单质锗膜的结果；
[0025]图5为在硅衬底上进行的沉积流程一的步骤流程图；
[0026]图6为按照流程一所得预期薄膜的结构示意图；
[0027]图7为在硅衬底上进行的沉积流程二的步骤流程图；
[0028]图8为按照流程二所得预期薄膜的结构示意图；
[0029]图9为在硅衬底上进行的沉积流程三的步骤流程图；
[0030]图10为按照流程三所得预期薄膜的结构示意图；
[0031]图11为利用椭偏仪对流程一产物进行测试的取样点和测试结果(每个点上方为膜厚，单位：埃，1埃＝0.1纳米；每个点的下方为折射率，测量时固定折射率)；
[0032]图12为利用椭偏仪对流程二产物进行测试的取样点和测试结果(每个点上方为膜厚，单位：埃，1埃＝0.1纳米；每个点的下方为折射率，测量时固定折射率)；
[0033]图13为利用椭偏仪对流程三产物进行测试的取样点和测试结果(每个点上方为膜
厚，单位：埃，1埃＝0.1纳米；每个点的下方为折射率，测量时固定折射率)；
[0034]图14为流程三所得薄膜的TEM切面照片；
[0035]图15为流程三所得薄膜的STEM切面照片；
[0036]图16为流程三所得薄膜的EDX面扫描照片(显示样品从上至下的元素分布)；
[0037]图17为流程三所得薄膜的EDX线扫描元素分布及含量；
[0038]图18为锗块材拉曼光谱示例；
[0039]图19为拉曼分析样品在4寸硅片上的位置；
[0040]图20为流程三所得薄膜未经热处理的拉曼光谱；...

【技术保护点】

【技术特征摘要】
1.一种在绝缘体上制备锗薄膜的方法，其特征在于，在绝缘体基底上，先用原子层沉积方法沉积的过渡层薄膜，在所述过渡层薄膜上再用原子层沉积方法沉积单质锗膜至所需厚度。2.根据权利要求1所述的在绝缘体上制备锗薄膜的方法，其特征在于，所述过渡层薄膜包括氧化钽、氧化钛、氧化铌、氧化锗、氧化铈、氧化镧中的至少一种。3.根据权利要求1所述的在绝缘体上制备锗薄膜的方法，其特征在于，所述绝缘体衬底为氧化硅、碳化硅、氧化铝、氧化铪或氧化锆。4.根据权利要求1所述的在绝缘体上制备锗薄膜的方法，其特征在于，所述原子层沉积方法为先在氧化性气氛中沉积金属氧化物作为过渡层，再在还原性气氛中沉积金属Ge单质薄膜。5.根据权利要求4所述的在绝缘体上制备锗薄膜的方法，其特征在于，所述用原子层沉积方法沉积单质锗膜至所需厚度的过程包括：以含锗有机分子作为前驱体源，以H2、NH3、N2H4或者H2/N2混合气体为主体的等离子体作为还原剂，在100℃至400℃沉积于所述过渡层薄膜上。6.根据权利要求4所述的在绝缘体上制备锗薄膜的方法，其特征在于，所述用原子层沉积方法沉积单质锗膜至所需厚度的过程包括：以含锗有机分子作为前驱体源，以肼、叔丁基肼、硼烷二甲胺为主体的前驱体作为还原剂，在1...

【专利技术属性】
技术研发人员：扈静，芮祥新，汪穹宇，李建恒，赵杰，
申请(专利权)人：浙江力德仪器有限公司，
类型：发明
国别省市：