集成电路及包括集成电路的系统技术方案

本发明专利技术涉及一种集成电路和包括集成电路的系统。描述了利用输入和/或输出包装器链内的内部状态机驱动的逻辑元件(例如，触发器)的集成电路，该输入和/或输出包装器链用于对集成电路的内部核心逻辑进行测试。集成电路内的包装器链中的一个或多个单独逻辑元件被实现为多触发器状态机、而非单数字翻转触发器。作为多触发器状态机，包装器链中的每个增强逻辑元件可被单独配置为输出预选择的值，以使状态机驱动的触发器与可能在集成电路的输入或输出包装器链中发生的信号传输延迟解除关联。出包装器链中发生的信号传输延迟解除关联。出包装器链中发生的信号传输延迟解除关联。

【技术实现步骤摘要】
集成电路及包括集成电路的系统


[0001]本公开涉及专用集成电路(ASIC)、集成电路(IC)、以及其他电路。

技术介绍

[0002]诸如专用集成电路(ASIC)的半导体集成电路(也被称为“芯片”)包括诸如逻辑门、翻转触发器(flip-flop)、以及多路复用器的多种不同类型的逻辑元件。诸如分组处理ASIC的数据处理集成电路包括内部逻辑元件，该内部逻辑元件操作数据并且最终控制数据的流通过芯片。在一些示例中，测试仪执行测试以确定数据是否以预期的方式流经芯片。例如，测试仪将用于输入的数据传送至芯片、接收从芯片输出的数据、并且将从芯片输出的数据与预期输出数据进行比较。基于该比较，测试仪可以识别芯片中的一种或多种缺陷。

技术实现思路

[0003]本公开描述了利用用于对集成电路的内部核心逻辑进行测试的输入和/输出包装器链(input and/or output wrapper chain)内的内部状态机驱动逻辑元件(例如，触发器(flop))的集成电路的示例。如本文描述的，集成电路内的包装器链中的一个或多个单独逻辑元件实现为对应的多触发器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路(IC)，包括：核心逻辑，具有功能逻辑元件；包装器链，具有用于对所述核心逻辑进行测试的多个触发器，其中，所述包装器链中的多个所述触发器沿着扫描路径依次互连，以用于在对所述核心逻辑的测试期间使扫描数据通过连续的所述触发器而移位；以及至少一个状态机驱动的触发器，沿着所述包装器链的所述扫描路径连接，其中，所述状态机驱动的触发器在所述测试期间能够被单独配置为输出与沿着所述扫描路径移位并且由所述状态机驱动的触发器接收的所述扫描数据无关的值。2.根据权利要求1所述的IC，其中，所述状态机驱动的触发器在测试期间能够被配置为保持所述状态机驱动的触发器的当前值作为输出，所述当前值在所述包装器链的先前移位循环期间被移位至所述状态机驱动的触发器中。3.根据权利要求1所述的IC，其中，所述状态机驱动的触发器在测试期间能够被配置为输出所述状态机驱动的触发器的当前值的逆值，所述当前值在所述包装器链的先前移位循环期间被移位至所述状态机驱动的触发器中。4.根据权利要求1所述的IC，其中，所述状态机驱动的触发器在测试期间能够被配置为禁止将所述扫描数据移位至所述状态机驱动的触发器中。5.根据权利要求1所述的IC，其中，所述包装器链包括下列中的一项：(1)输入包装器链，包括第一多个触发器，以提供输入数据来对所述核心逻辑进行测试；以及(2)输出包装器链，包括第二多个触发器，以从所述核心逻辑接收输出数据。6.根据权利要求1所述的IC，其中，所述状态机驱动的触发器与所述包装器链中的先前触发器之间的连接以比所述核心逻辑的操作速率更小的速率将数据传播至所述状态机驱动的触发器。7.根据权利要求1所述的IC，其中，至少一个所述状态机驱动的触发器是第一状态机驱动的触发器，所述第一状态机驱动的触发器被配置为输出所述第一状态机驱动的触发器的当前值，其中，所述IC还包括第二状态机驱动的触发器，所述第二状态机驱动的触发器被配置为输出所述第二状态机驱动的触发器的当前值的逆值。8.根据权利要求1所述的IC，其中，所述状态机驱动的触发器包括第一翻转触发器和第二翻转触发器，其中，在所述第一翻转触发器中移位的值是所述状态机驱动的触发器的当前值，而在所述第二翻转触发器中移位的值将所述状态机驱动的触发器配置为输出所述状态机驱动的触发器的所述当前值或所述状态机驱动的触发器的所述当前值的逆值。9.根据权利要求8所述的IC，其中，所述状态机驱动的触发器被配置为：在加载阶段期间将输入数据串的第一数据位加载至所述第一翻转触发器，其中，所述第一数据位表示本地数据位；在所述加载阶段期间将所述输入数据串的第二数据位加载至所述第二翻转触发器，其中，所述第二数据位表示指示所述状态机驱动的触发器是处于切换模式还是处于保持模式的切换状态数据位；其中，当所述状态机驱动的触发器处于所述保持模式时，所述状态机驱动的触发器输出所述本地数据位的当前值；并且其中，当所述状态机驱动的触发器处于所述切换模式时，所述状态机驱动的触发器输
出所述本地数据位的所述当前值的逆值。10.根据权利要求1所述的IC，其中，在所述测试的加载阶段期间，多个所述触发器与所述状态机驱动的触发器被配置为响应于具有第一频率的时钟信号而加载从与相应触发器的连接接收到的数据位，并且其中，在所述测试的捕获阶段期间，所述状态机驱动的触发器被配置为响应于具有比所述第一频率更大的第二频率的时钟信号而输出与被移位的所述扫描数据无关的所述值。11.根据权利要求1所述的IC，其中，所述状态机驱动的触发器包括下一个状态逻辑门，所述下一个状态逻辑门包括第一下一个状态逻辑门输入、第二下一个状态逻辑门输入、以及下一个状态逻辑门输出。12.根据权利要求11所述的IC，其中，当所述状态机驱动的触发器在切换模...

【专利技术属性】
技术研发人员：古斯塔夫，
申请(专利权)人：瞻博网络公司，
类型：发明
国别省市：