低功耗触发器制造技术

本实用新型专利技术属于集成电路技术领域，具体涉及一种低功耗触发器，包括D端、CK端、Vdd端、VSS端和Q端，还包括由十六个MOS管构建的触发器电路。本实用新型专利技术不需要额外的时钟反相器来产生时钟的反相信号，而是在电路结构的中间产生了CN信号，有效地减少了MOS管的数目，芯片面积小，动态功耗小，本实用新型专利技术电路可以广泛应用于数字电路系统中。于数字电路系统中。于数字电路系统中。

【技术实现步骤摘要】
低功耗触发器


[0001]本技术属于集成电路
，具体涉及一种D触发器。

技术介绍

[0002]在集成电路的系统设计中，D触发器是数字电路的基本单元，在数字电路设计中大量广泛使用。其面积和功耗对整个系统的影响很大。
[0003]参照图1是传统的D触发器电路图，其由22个MOS管组成，D为数据输入端，CK为时钟信号，Vdd为电源信号，VSS为地信号，Q和Qb分别为触发的输出和反相输出。当时钟信号CK的上升沿到来时，数据D被保存到触发器中，触发器的输出Q一直维持数据不变，直到下一个时钟上升沿的到来。图1的这种传统的实现方式需要采用时钟反相器来产生时钟的反相信号CN信号，导致MOS管数目比较多，电路结构复杂，功耗较高，芯片面积较大，增加芯片的成本。

技术实现思路

[0004]本技术针对传统D触发器电路电路结构复杂，功耗大，芯片面积大，增加了芯片成本的技术问题，目的在于提供一种低功耗触发器。
[0005]低功耗触发器，包括D端、CK端、Vdd端、VSS端和Q端，还包括：
[0006]第一MOS管，其栅极连接所述D端，源极连接所述Vdd端；
[0007]第二MOS管，其栅极连接所述CK端，源极连接所述第一MOS管的漏极；
[0008]第三MOS管，其栅极连接所述D端，源极连接所述VSS端，漏极连接所述第二MOS管的漏极，所述第二MOS管的漏极和所述第三MOS管的漏极连接的公共端为第一公共端；
[0009]第四MOS管，其栅极连接所述CK端，源极连接所述Vdd端，漏极产生CN信号；
[0010]第五MOS管，其栅极连接所述第一公共端，源极连接所述第四MOS管的漏极；
[0011]第六MOS管，其栅极连接所述第一公共端，漏极连接所述第五MOS管的漏极，所述第五MOS管的漏极和所述第六MOS管的漏极连接的公共端为第二公共端；
[0012]第七MOS管，其栅极连接所述CK端，源极连接所述VSS端，漏极连接所述第六MOS管的源极；
[0013]第八MOS管，其栅极连接所述第二公共端，源极连接所述Vdd端；
[0014]第九MOS管，其栅极连接所述CK端，漏极连接所述第八MOS管的漏极，所述第八MOS管的漏极和所述第九MOS管的漏极连接的公共端为第三公共端；
[0015]第十MOS管，其栅极连接所述第二公共端，源极连接所述VSS端，漏极连接所述第九MOS管的源极；
[0016]第十一MOS管，其栅极连接所述第三公共端，源极连接所述Vdd端；
[0017]第十二MOS管，其栅极连接所述第三公共端，源极连接所述VSS端，漏极连接所述第十一MOS管的漏极，所述第十一MOS管的漏极和所述第十二MOS管的漏极连接的公共端为第四公共端，所述第四公共端连接所述Q端；
[0018]第十三MOS管，其栅极连接所述Q端，源极连接所述Vdd端；
[0019]第十四MOS管，其栅极连接所述CK端，源极连接所述第十三MOS管的漏极；
[0020]第十五MOS管，其栅极连接所述第四MOS管的漏极，漏极连接所述第十四MOS管的漏极，所述第十四MOS管的漏极和所述第十五MOS管的漏极连接的公共端为第五公共端，所述第二公共端和所述第五公共端连接；
[0021]第十六MOS管，其栅极连接所述Q端，源极连接所述VSS端，漏极连接所述第十五MOS管的源极。
[0022]本技术采用单相时钟结构来实现D触发器，不需要额外的时钟反相器来产生时钟的反相信号，而是在电路结构的中间产生了CN信号，当时钟信号不工作时，CK为0，CN为1，最后一级MOS管的时钟开关处于开通状态，可以有效维持上个周期的数据，避免了单相时钟的静态数据保持问题。上述优化后，有效地减少了MOS管的数目，芯片面积小，动态功耗小，本技术电路可以广泛应用于数字电路系统中。
[0023]所述第一MOS管、所述第二MOS管、所述第四MOS管、所述第五MOS管、所述第八MOS管、所述第十一MOS管、所述第十三MOS管和所述第十四MOS管均采用P沟道MOS管。
[0024]所述第三MOS管、所述第六MOS管、所述第七MOS管、所述第九MOS管、所述第十MOS管、所述第十二MOS管、所述第十五MOS管和所述第十六MOS管均采用N沟道MOS管。
[0025]本技术的积极进步效果在于：本技术采用低功耗触发器，具有如下优点：
[0026]1、采用单相时钟，内部产生时钟的反相信号CN信号；
[0027]2、最后一级利用内部CN信号，维持数据的静态保持功能；
[0028]3、MOS管数目少，动态功耗低，减少了芯片面积，节约成本。
附图说明
[0029]图1为传统D触发器的一种电路结构示意图；
[0030]图2为本技术的一种电路结构示意图。
具体实施方式
[0031]为了使本技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示进一步阐述本技术。
[0032]参照图2，低功耗触发器，包括D端、CK端、Vdd端、VSS端和Q端，其中D端为数据输入端，Q端为触发器的输出端，CK端为时钟信号端，CN为时钟信号的反相信号端，Vdd端为电源信号端，VSS端为地信号端。
[0033]本技术还包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16，共计十六个MOS管。
[0034]第一MOS管M1的栅极连接D端，第一MOS管M1的源极连接Vdd端；
[0035]第二MOS管M2的栅极连接CK端，第二MOS管M2的源极连接第一MOS管M1的漏极；
[0036]第三MOS管M3的栅极连接D端，第三MOS管M3的源极连接VSS端，第三MOS管M3的漏极连接第二MOS管M2的漏极，第二MOS管M2的漏极和第三MOS管M3的漏极连接的公共端为第一公共端S1；
[0037]第四MOS管M4的栅极连接CK端，第四MOS管M4的源极连接Vdd端，第四MOS管M4的漏极产生CN信号；
[0038]第五MOS管M5的栅极连接第一公共端S1，第五MOS管M5的源极连接第四MOS管M4的漏极；
[0039]第六MOS管M6的栅极连接第一公共端S1，第六MOS管M6的漏极连接第五MOS管M5的漏极，第五MOS管M5的漏极和第六MOS管M6的漏极连接的公共端为第二公共端S2；
[0040]第七MOS管M7的栅极连接CK端，第七MOS管M7的源极连接VSS端，第七MOS管M7的漏极连接第六MOS管M6的源极；
[0041]第八MOS管M8的栅极连接第二公共端S2，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗触发器，包括D端、CK端、Vdd端、VSS端和Q端，其特征在于，还包括：第一MOS管，其栅极连接所述D端，源极连接所述Vdd端；第二MOS管，其栅极连接所述CK端，源极连接所述第一MOS管的漏极；第三MOS管，其栅极连接所述D端，源极连接所述VSS端，漏极连接所述第二MOS管的漏极，所述第二MOS管的漏极和所述第三MOS管的漏极连接的公共端为第一公共端；第四MOS管，其栅极连接所述CK端，源极连接所述Vdd端，漏极产生CN信号；第五MOS管，其栅极连接所述第一公共端，源极连接所述第四MOS管的漏极；第六MOS管，其栅极连接所述第一公共端，漏极连接所述第五MOS管的漏极，所述第五MOS管的漏极和所述第六MOS管的漏极连接的公共端为第二公共端；第七MOS管，其栅极连接所述CK端，源极连接所述VSS端，漏极连接所述第六MOS管的源极；第八MOS管，其栅极连接所述第二公共端，源极连接所述Vdd端；第九MOS管，其栅极连接所述CK端，漏极连接所述第八MOS管的漏极，所述第八MOS管的漏极和所述第九MOS管的漏极连接的公共端为第三公共端；第十MOS管，其栅极连接所述第二公共端，源极连接所述VSS端，漏极连接所述第九MOS管的源极；第十一MOS管，其栅极连接所述第三公共端，源...

【专利技术属性】
技术研发人员：李天望，
申请(专利权)人：上海瓴瑞微电子有限公司，
类型：新型
国别省市：