将半导体衬底减薄至高均匀性的方法以及半导体衬底技术

本公开涉及将半导体衬底减薄至高均匀性的方法以及半导体衬底。例如，描述了一种制造半导体器件的方法。该方法包括提供半导体衬底。半导体衬底包括高掺杂半导体衬底层、高掺杂半导体器件层以及布置在高掺杂半导体衬底层和高掺杂半导体器件层之间的低掺杂半导体蚀刻停止层。去除高掺杂半导体衬底层，其中去除包括在低掺杂半导体蚀刻停止层处停止的掺杂物选择性化学蚀刻。此外，减薄低掺杂半导体蚀刻停止层以生成高掺杂半导体器件层的暴露表面。表面。表面。

【技术实现步骤摘要】
将半导体衬底减薄至高均匀性的方法以及半导体衬底


[0001]本专利技术总体上涉及制造半导体器件的领域，并且具体地，涉及将半导体衬底减薄至高均匀性的领域。

技术介绍

[0002]各种半导体器件(诸如，背照式(BSI)图像传感器)要求具有低总厚度变化(TTV)的薄晶体半导体层。
[0003]传统地，具有低TTV的薄晶体硅层通过包括半导体衬底(例如，晶圆)的研磨和掺杂物选择性化学蚀刻的工艺来制造。
[0004]虽然研磨提供了半导体材料的高去除率，但研磨工艺之后的TTV对于许多器件(诸如BSI图像传感器)来说太高。另一方面，掺杂物选择性化学蚀刻允许获得具有小TTV的薄晶体半导体层。然而，掺杂物选择性化学蚀刻要求薄晶体半导体层(器件层)具有低掺杂密度(例如，小于10
17
cm
‑3)以抵抗工艺中使用的化学蚀刻剂。这防止该方法被用于制造在其至少部分中具有高掺杂密度的器件，以实现高器件性能。
[0005]例如，特定的3D图像传感器在其至少一部分中要求高掺杂密度，以实现良好的解调对比度和深度分辨率。当经受掺杂物本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，所述方法包括：提供半导体衬底，所述半导体衬底包括：高掺杂半导体衬底层，高掺杂半导体器件层，和低掺杂半导体蚀刻停止层，所述低掺杂半导体蚀刻停止层布置在所述高掺杂半导体衬底层与所述高掺杂半导体器件层之间；去除所述高掺杂半导体衬底层，所述去除包括在所述低掺杂半导体蚀刻停止层处停止的掺杂物选择性化学蚀刻；以及减薄所述低掺杂半导体蚀刻停止层，以生成所述高掺杂半导体器件层的暴露表面。2.根据权利要求1所述的方法，其中减薄所述低掺杂半导体蚀刻停止层包括化学机械抛光CMP或化学蚀刻。3.根据权利要求1或2所述的方法，其中去除所述高掺杂半导体衬底层包括：通过研磨来部分地去除所述高掺杂半导体衬底层；然后通过掺杂物选择性化学蚀刻来完全去除残留的所述高掺杂半导体衬底层。4.根据前述权利要求中任一项所述的方法，其中在去除所述高掺杂半导体衬底层之后的所述低掺杂半导体蚀刻停止层的总厚度变化TTV等于或小于1.0μm。5.根据前述权利要求中任一项所述的方法，其中所述低掺杂半导体蚀刻停止层是外延层。6.根据前述权利要求中任一项所述的方法，其中所述低掺杂半导体蚀刻停止层是通过第一掺杂物掺杂的，并且是通过掺杂物极性与所述第一掺杂物相反的第二掺杂物进行反向掺杂的。7.根据前述权利要求中任一项所述的方法，其中在减薄所述低掺杂半导体蚀刻停止层之后的所述高掺杂半导体器件层的总厚度变化TTV等于或小于1.0μm。8.根据前述权利要求中任一项所述的方法，其中所述高掺杂半导体器件层被布置在低掺杂半导体器件层上，并且其中所述低掺杂半导体器件层和所述高掺杂半导体器件层的总厚度等于或小于15μm、或10μm、或5μm、或3μm、或2μm。9.根据前述权利要求中任一项所述的方法，还包括：图案化所述低掺杂半导体蚀刻停止层，以生成对准特征，所述对准特征被配置...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：