多个寄存器中的位串累加制造技术

本申请的实施例涉及多个寄存器内的位串累加。举例来说，具有处理能力和在存储器内或附近的寄存器的逻辑电路可使用数个位串来执行递归运算的多次迭代。可将各种迭代的结果写入到所述寄存器，且可使用所述位串来执行所述递归运算的后续迭代。递归运算的所述迭代的结果可在所述寄存器内累加。累加结果可作为数据写入到在所述逻辑电路外部或与所述逻辑电路分离的另一寄存器或存储器。分离的另一寄存器或存储器。分离的另一寄存器或存储器。

【技术实现步骤摘要】
多个寄存器中的位串累加


[0001]本公开大体上涉及半导体存储器和方法，且更确切地说，涉及用于多个寄存器中的位串累加的设备、系统和方法。

技术介绍

[0002]存储器装置通常被提供为计算机或其它电子系统中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要功率来维持其数据(例如主机数据、误差数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)等等。非易失性存储器可通过在未被供电时保存所存储数据来提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等等。
[0003]存储器装置可耦合到主机(例如，主机计算装置)以存储数据、命令和/或指令以在计算机或电子系统操作时供主机使用。举例来说，数据、命令和/或指本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于多个寄存器中的位串累加的方法，其包括：由包括处理单元(122、222)和第一寄存器(126、226)的逻辑电路系统(120、220)使用第一位串和第二位串来执行递归运算的第一次迭代；将所述第一次迭代的结果写入到所述第一寄存器(226)；由所述逻辑电路系统(120、220)使用所述第一位串和所述第二位串来执行所述递归运算的第二次迭代；在所述第一寄存器(226)内累加所述第二次迭代的所述结果；以及将存储在所述第一寄存器(126、226)中的数据写入到所述逻辑电路系统(120、220)外部的第二寄存器(170、270)。2.根据权利要求1所述的方法，其进一步包括：确定对于所述递归运算的后续迭代，存储在所述第一寄存器(126、226)中的位的数量将多于分配到所述第一寄存器(126、226)的位的数量；以及至少部分地基于所述确定，将存储在所述第一寄存器(126、226)中的数据写入到所述第二寄存器(170、270)。3.根据权利要求1至2中任一权利要求所述的方法，其进一步包括：确定所述递归运算完成；以及至少部分地基于所述确定而将存储在所述第一寄存器(126、226)中的数据写入到所述第二寄存器(170、270)；响应于存储在所述第一寄存器(126、226)中的所述数据被写入到所述第二寄存器(170、270)，由所述逻辑电路系统(120、220)使用第三位串和第四位串来执行不同递归运算的迭代；以及将所述不同递归运算的所述迭代的结果写入到所述第一寄存器(126、226)。4.根据权利要求1至2中任一权利要求所述的方法，其进一步包括：将存储在所述第二寄存器(170、270)中的数据写入到耦合到所述第二寄存器(170、270)的存储器阵列(130、230)；以及使用被写入到存储器装置的所述数据作为用于逻辑运算的操作数而在所述存储器阵列(130、230)内执行所述逻辑运算。5.根据权利要求1至2中任一权利要求所述的方法，其进一步包括经由将所述逻辑电路系统(120、220)耦合到所述第二寄存器(170、270)的专用总线(232)将存储在所述第一寄存器(126、226)中的所述数据写入到所述第二寄存器(170、270)。6.一种用于多个寄存器中的位串累加的设备，其包括：控制电路系统(223)，其耦合到多个乘法器累加MAC单元(225)，所述MAC单元各自包括相应处理单元(122、222)和相应内部寄存器(126、226)，其中所述MAC单元(225)：响应于从所述控制电路系统(223)接收的信令，使用位串作为操作数来执行相应递归运算；以及在所述相应内部寄存器(126、226)中累加所述相应递归运算的相应迭代的结果，且其中所述控制电路系统(223)：至少部分地基于所述相应递归运算的累加结果的特性，将所述相应递归运算的所述累加结果写入到所述MAC单元(225)外部的寄存器(170、270)，或使所述相应递归运算的所述
累加结果传送到所述MAC单元(225)外部的加法器电路(234)。7.根据权利要求6所述的设备，其中所述控制电路系统(223)：确定对于所述递归运算的后续迭代，存储在所述相应内部寄存器(126、226)中的位的数量将多于分配到所述相应内部寄存器(126、226)的位的数量；以及至少部分地基于所述确定，将所述相应递归运算的所述累加结果写入到所述MAC单元(225)外部的所述寄存器(170、270)。8.根据权利要求6所述的设备，其中所述控制电路系统(223)：确定所述相应递归运算完成；至少部分地基于所述确定，使所述相应递归运算的所述累加结果传送到所述加法器电路(234)；使所述加法器电路(234)执行对所述相应递归运算的所述累加结果求和的运算；以及使所述相应递归运算的所述累加结果的所...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：