二进制对称不变乘积码编码的码字的有效纠错制造技术

一种用于对二进制对称不变乘积码进行解码的解码器，包括具有正交第一维和第二维的数据阵列。数据阵列被配置为仅沿第一维访问其中缓冲的二进制对称不变乘积码。解码器还包括用于存储错误位置的错误存储阵列和被配置为检测和校正沿第一维从数据阵列访问的数据中的错误并将沿第二维的错误位置存储在错误存储阵列中的第一校正电路。第一校正电路基于对称不变乘积码的数据对称性确定错误位置。解码器还包括第二校正电路，在第一校正电路接收沿第一维从数据阵列访问的数据之前基于存储在错误存储阵列中的错误位置校正从数据阵列访问的数据。的数据。的数据。

【技术实现步骤摘要】
【国外来华专利技术】二进制对称不变乘积码编码的码字的有效纠错

技术介绍

[0001]本公开涉及数据处理，并且更具体地，涉及例如在数据存储系统或数据通信系统中利用二进制对称不变乘积码(例如，半乘积码)编码的数据的有效纠错。
[0002]数据存储系统和数据通信系统中采用纠错编码以提高可以从数据信道恢复数据的准确性。通过在将数据提供给信道之前根据纠错码(ECC)对数据进行编码，可以在取决于ECC特性的程度上识别和纠正位于信道输出的错误。许多这样的ECC方案是已知的。一类众所周知的ECC方案是基于乘积码的。乘积码使用两个组件ECC码对输入数据的名义二维数组的行和列进行编码。
[0003]图1示意性地示出了传统乘积码的基本结构。输入数据符号(其通常可以是q
ary
符号，具有q个可能的符号值，其中q≧2)被分配给具有n2行和n1列符号位置的名义阵列中的各个符号位置。在该示例中，k2×
k1个数据符号被分配到k2×
k1子阵列中位于n2×
n1阵列的前k2行和前k1列的交叉处的各个位置。通过对数组的行和列分别进行编码来对生成的输入数据符号数组进行本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于对二进制对称不变乘积码进行解码的解码器，该解码器包括电路，该电路包括：具有正交的第一维和第二维的数据阵列，其中该数据阵列被配置为仅沿第一维访问在其中缓冲的二进制对称不变乘积码；用于存储错误位置的错误存储阵列；第一校正电路，配置为检测并校正沿第一维从数据阵列访问的数据中的错误，并将沿第二维的错误位置存储在错误存储阵列中，其中，第一校正电路基于对称不变乘积码的数据对称性确定错误位置；以及第二校正电路，在第一校正电路接收沿第一维从数据阵列访问的数据之前基于存储在错误存储阵列中的错误位置校正从数据阵列访问的数据。2.根据权利要求1的所述的解码器，其中二进制对称不变乘积码是半乘积码(HPC)。3.根据权利要求1的所述的解码器，其中数据阵列被配置为仅按行访问在其中缓冲的二进制对称不变乘积码。4.根据权利要求1的所述的解码器，其中第一校正电路用校正数据更新数据阵列。5.根据权利要求4的所述的解码器，其中解码器仅沿第一维迭代访问在数据阵列中缓冲的二进制对称不变乘积码的码字，使得至少一些码字沿第一维被多次访问。6.根据权利要求5的所述的解码器，其中解码器基于在达到预定迭代次数或在二进制对称不变乘积代码中没有检测到错误的第一次发生，中断对二进制对称不变乘积码的码字的迭代访问。7.根据权利要求1的所述的解码器，其中：第一校正电路被配置为在每个时钟周期解码多个码字；以及第二校正电路被配置为将错误存储阵列指示的校正应用于每个时钟周期的多个码字。8.根据权利要求1的所述的解码器，其中：第一校正电路根据解码器的等待时间将错误存储阵列中的错误位置的存储进行排序。9.一种数据存储系统，包括：非易失性存储系统；以及耦合到非易失性存储器系统的控制器，其中该控制器包括权利要求1的解码器。10.一种数据通信系统，包括：解调器，被配置为从通信信道接收调制编码数据，解调调制编码数据，并输出编码数据；以及权利要求1的解码器，其中解码器耦合到解调器以接收包括二进制对称不变乘积码的编码数据作为输入。...

【专利技术属性】
技术研发人员：C，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：