像素阵列基板制造技术

一种像素阵列基板包括多条数据线、多条栅极线、多个像素结构、多条转接线及共用线。多条数据线在第一方向上排列。多条栅极线在第二方向上排列。多条转接线电性连接至多条栅极线，且在第一方向上排列。第一数据线具有第一部设置于第一像素结构的像素电极外，且位于第一像素结构的主动元件旁。在像素阵列基板的俯视图中，第一像素结构的主动元件具有相对的第一侧及第二侧，第一转接线设置于第一像素结构的主动元件的第一侧，且第一数据线的第一部及共用线设置于第一像素结构的主动元件的第二侧。线设置于第一像素结构的主动元件的第二侧。线设置于第一像素结构的主动元件的第二侧。

【技术实现步骤摘要】
像素阵列基板


[0001]本技术涉及一种像素阵列基板。

技术介绍

[0002]随着显示科技的发达，人们对显示装置的需求，不再满足于高分辨率、高对比、广视角等光学特性，人们还期待显示装置具有优雅的外观。举例而言，人们还期待显示装置的边框窄，甚至无边框。
[0003]一般而言，显示装置包括设置于显示区的多个像素结构、设置于显示区的下方的数据驱动电路以及设置于显示区的左侧、右侧或左右两侧的栅极驱动电路。为减少显示装置的边框的左右两侧的宽度，可将栅极驱动电路与数据驱动电路均设置于显示区的下侧。当栅极驱动电路设置于显示区的下侧时，在水平方向上延伸的栅极线须通过在垂直方向上延伸的转接线方能电性连接至栅极驱动电路设置。然而，转接线是穿插在多个像素结构之间，转接线的信号变化容易影响像素电极的电压，不利于显示装置的显示品质。

技术实现思路

[0004]本技术提供一种像素阵列基板，特性佳。
[0005]本技术提供另一种像素阵列基板，特性佳。
[0006]本技术一实施例的像素阵列基板包括基底、多条数据线、多条栅极线、多个像素结构、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素阵列基板，其特征在于，包括：一基底；多条数据线，设置于该基底上，且在一第一方向上排列；多条栅极线，设置于该基底上，且在一第二方向上排列，其中该第一方向与该第二方向交错；多个像素结构，设置于该基底上，其中每一该像素结构包括一主动元件及电性连接至该主动元件的一像素电极，且该主动元件电性连接至对应的一该数据线及对应的一该栅极线；多条转接线，设置于该基底上，电性连接至该些栅极线，且在该第一方向上排列；以及一共用线，设置于该基底上，其中该些数据线及该共用线在该第一方向上排列；其中，该些像素结构包括一第一像素结构，该些数据线包括电性连接至该第一像素结构的一第一数据线，且该些转接线包括一第一转接线；该第一数据线具有一第一部，设置于该第一像素结构的该像素电极外，且位于该第一像素结构的该主动元件旁；该些像素结构的每一者具有相对的一第一侧及一第二侧；在该像素阵列基板的俯视图中，该第一转接线设置于该第一像素结构的该主动元件的该第一侧，且该第一数据线的该第一部及该共用线设置于该第一像素结构的该主动元件的该第二侧。2.如权利要求1所述的像素阵列基板，其特征在于，在该像素阵列基板的俯视图中，该第一数据线的该第一部与该第一转接线在该第一方向上具有一第一距离，该第一数据线的该第一部与该共用线在该第一方向上具有一第二距离，且该第一距离大于该第二距离。3.如权利要求1所述的像素阵列基板，其特征在于，该些像素结构还包括一第二像素结构，该第一像素结构与该第二像素结构相邻设置且在该第一方向上排列；该些数据线还包括电性连接至该第二像素结构的一第二数据线；该些转接线还包括一第二转接线；该第二数据线具有一第一部，设置于该第二像素结构的该像素电极外，且位于该第二像素结构的该主动元件旁；在该像素阵列基板的俯视图中，该共用线及该第二数据线的该第一部设置于该第二像素结构的该主动元件的该第一侧，且该第二转接线设置于该第二像素结构的该主动元件的该第二侧。4.如权利要求3所述的像素阵列基板，其特征在于，在该像素阵列基板的俯视图中，该第二数据线的该第一部与该共用线在该第一方向上具有一第三距离，该第二数据线的该第一部与该第二转接线在该第一方向上具有一第四距离，且该第四距离大于该第三距离。5.如权利要求3所述的像素阵列基板，其特征在于，该些像素结构还包括一第三像素结构，该第一像素结构、该第二像素结构及该第三像素结构在该第一方向上按序排列；该些数据线还包括电性连接至该第三像素结构的一第三数据线；该些转接线还包括一第三转接线；该第三数据线具有一第一部，设置于该第三像素结构的该像素电极外，且位于该第三像素结构的该主动元件旁；在该像素阵列基板的俯视图中，该第二转接线及该第三数据线的该第一部设置于该第三像素结构的该主动元件的该第一侧，且该第三转接线设置于该第三像素结构的该主动元件的该第二侧；
或者，在该像素阵列基板的俯视图中，该第二转接线设置于该第三像素结构的该主动元件的该第一侧，且该第三数据线的该第一部及该第三转接线设置于该第三像素结构的该主动元件的该第二侧。6.如权利要求1所述的像素阵列基板，其特征在于，还包括：一透明导电层，其中一该数据线、该透明导电层及一该像素结构的一该像素电极在垂直于该基底的一第三方向上堆叠，且该透明导电层设置于该数据线与该像素结构的该像素电极之间；该透明导电层具有多个开口，重叠于该像素结构的该像素电极。7.如权利要求6所述的像素阵列基板，其特征在于，在该像素阵列基板的俯视图中，该透明导电层的该些开口位于该数据线的相对两侧。8.如权利要求6所述的像素阵列基板，其特征在于，该共用线、该透明导电层及该像素结构的该像素电极在垂直于该基底的该第三方向上堆叠，且该透明导电层设置于该共用线与该像素结构的该像素电极之间。9.如权利要求6所述的像素阵列基板，其特征在于，该像素结构的该像素电极具有多个狭缝，重叠于该透明导电层的该些开口。10.如权利要求9所述的像素阵列基板，其特征在于，在该像素阵列基板的俯视图中，该像素电极的该些狭缝设置于一第一范围，该透明导电层的该些开口设置于一第二范围，该第一范围及该第二范围重叠，且该第二范围的面积小于该第一范围的面积。11.如权利要求9所述的像素阵列基板，其特征在于，该像素结构的该像素电极具有多个第一分支部，该些第一分支部彼此隔开以定义该些狭缝，一该第一分支部具有一第一线宽，该些第一分支部的相邻两者具有一第一间距；该透明导电层具有多个第二分支部，该些第二分支部彼此隔开以定义该些开口，一该第二分支部具有一第二线宽，该些第二分支部的相邻两者具有一第二间距；该透明导电层的该第二线宽与该第二间距的和大于该像素电极的该第一线宽与该第一间距的和。12.如权利要求6所述的像素阵列基板，其特征在于，该透明导电层具有与该数据线重叠的一第一实体部；在该像素阵列基板的俯视图中，该透明导电层的该第一实体部具有定义该些开口的一边缘，且该透明导电层的该第一实体部的该边缘位于该数据线外。13.如权利要求1所述的像素阵列基板，其特征在于，该些像素结构还包括一第四像素结构；该第一像素结构与该第四像素结构分别设置于该第一转接线的相对两侧；该些数据线还包括电性连接至该第四像素结构的一第四数据线；该第四数据线具有一第一部，设置于该第四像素结构的该像素电极外，且位于该第四像素结构的该主动元件旁；在该像素阵列基板的俯视图中，该第一数据线的该第一部设置于该第一像素结构的该主动元件的该第二侧，且该第四数据线的该第一部设置于该第四像素结构的该主动元件的该第一侧。...

【专利技术属性】
技术研发人员：许倩雯，郑圣谚，林弘哲，徐雅玲，黄俊儒，何昇儒，廖乾煌，锺岳宏，李珉泽，郭子维，侯舜龄，王奕筑，陈品妏，廖烝贤，
申请(专利权)人：友达光电股份有限公司，
类型：新型
国别省市：