一种高电子迁移率晶体管制造技术

本实用新型专利技术提供一种高电子迁移率晶体管，涉及半导体技术领域，包括在第二N+型掺杂层上沉积金属以分别形成源极和漏极。在第二N+型掺杂层上形成第一凹槽。在砷化铟镓刻蚀阻挡层和第一N型掺杂层上形成第二凹槽。在砷化铝刻蚀阻挡层上形成第三凹槽，其中，第一凹槽、第二凹槽和第三凹槽连通以作为栅极凹槽。在栅极凹槽内沉积金属以形成与低能隙遂穿层接触的栅极。由于在栅极和势垒层之间插入了低能隙遂穿层，在第一N型掺杂层和第二N+型掺杂层之间设置有砷化铟镓刻蚀阻挡层，故，可以有效降低源极和漏极的欧姆接触的电阻，进而进一步的降低器件导通电阻，便于提高器件性能。便于提高器件性能。便于提高器件性能。

【技术实现步骤摘要】
一种高电子迁移率晶体管


[0001]本技术涉及半导体
，具体而言，涉及一种高电子迁移率晶体管。

技术介绍

[0002]高电子迁移率晶体管(High electron mobility transistor，HEMT)也称调制掺杂场效应管，它使用两种具有不同能隙的材料形成异质结，为载流子提供沟道。高电子迁移率晶体管可以在极高频下工作，因此在移动电话、卫星电视和雷达中应用广泛。
[0003]现有高电子迁移率晶体管在作为功率器件时，通常会采用双凹槽结构，即在势垒层上依序形成第一刻蚀阻挡层、N
‑
掺杂层、第二刻蚀阻挡层和N+掺杂层后，在第一刻蚀阻挡层、N
‑
掺杂层、第二刻蚀阻挡层和N+掺杂层上形成两个连通的凹槽，并且在N+掺杂层上还设置有欧姆接触的源极和漏极，但是由于第一刻蚀阻挡层和第二刻蚀阻挡层均为高能带间隙层，导致欧姆接触电阻较大，影响器件性能。

技术实现思路

[0004]本技术的目的在于，针对上述现有技术中的不足，提供一种高电子迁移率晶体管，以降低器件的导通电阻。<br/>[0005]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于，包括衬底以及在所述衬底上依序设置的沟道层、第一隔离层、第一掺杂层、势垒层、低能隙遂穿层、砷化铝刻蚀阻挡层、第一N型掺杂层、砷化铟镓刻蚀阻挡层和第二N+型掺杂层；在所述第一N型掺杂层表面形成有栅极凹槽，所述栅极凹槽依次穿透所述第二N+型掺杂层、所述砷化铟镓刻蚀阻挡层、所述第一N型掺杂层和所述砷化铝刻蚀阻挡层以露出所述低能隙遂穿层，在所述栅极凹槽的两侧设置有与所述第二N+型掺杂层接触的源极和漏极，在所述栅极凹槽内设置有与所述低能隙遂穿层接触的栅极。2.如权利要求1所述的高电子迁移率晶体管，其特征在于，在所述衬底和所述沟道层之间还设置有缓冲层。3.如权利要求2所述的高电子迁移率晶体管，其特征在于，在所述缓冲层和所述沟道层之间依序设置有位于所述...

【专利技术属性】
技术研发人员：何先良，林志东，魏鸿基，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：新型
国别省市：