一种电阻环式数模转换器制造技术

本发明专利技术公开了一种电阻环式数模转换器，包括：包括主DAC和次级DAC，主DAC包括主电阻串，包括2

【技术实现步骤摘要】
一种电阻环式数模转换器


[0001]本专利技术属于集成电路
，具体涉及一种电阻环式数模转换器。

技术介绍

[0002]随着数字电子技术的高速发展，数字化的产品在人们日常生活工作中被广泛应用，例如温度、压力、声音和图像等现实世界的模拟信号被常规地转换为能够在现代数字系统中容易处理的数字信号。而在许多应用中，例如扬声器、视频显示器、驱动电机、机械伺服、射频发射器和温度控制等，通常也需要将数字信号转换为模拟信号以使人们得以接收，而实现这一功能的集成电路为数模转换器(DAC，Digital to analog converter)，其通过将数字量转换为模拟量，即输入一组数字信号，并将数字信号转换为电压或电流的模拟信号。
[0003]现有技术中，分段式电阻串DAC是常用的数模转换器之一，其典型的电路结构如图1所示，其中，主DAC中包含4个相同的电阻R
P
,次级DAC包含4个相同的电阻R
S
，通过将主DAC和次级DAC分别接入树形开关网络，其中的电阻接点R
P
或R
S
可根据DAC的输入代码进行切换并输出至缓冲器，实现数字量到模拟量的转换。然而，现有的分段式电阻串DAC主要存在以下缺陷：
[0004]1)由于与输入代码相关的载流开关的电阻和并联路径的影响，现有的分段式电阻串DAC的微分非线性(DNL)性能较差。原因在于：由于所有MOSFET晶体管开关的基极电压V
b
均连接于同一点位(如0V)，而所有ON开关的控制电压通常是供给电压(例如5V)，因此每一开关均有不同的临界电压V
th
和源极电压V
s
，从而使得每一开关均有不同的电阻，在不考虑主DAC开关的情形下，电流l
s
会流经所有ON开关，从而导致主DAC的电阻R
P
中经过的电流和l
p
不一致，进而引起每个P序列开关上不同的压降，从而引发DAC输出的误差。
[0005]2)现有的分段式电阻串DAC通过引入电压缓冲器来改善微分非线性(DNL)性能，然而引入电压缓冲器将需要额外的功率和安装空间，且电压缓冲器可能存在偏移，则仍然可能存在输出误差。

技术实现思路

[0006]本专利技术的目的是提供一种电阻环式数模转换器，用于解决现有技术中存在的至少一个问题。
[0007]为了实现上述目的，本专利技术采用以下技术方案：
[0008]本专利技术提供一种电阻环式数模转换器，包括：主DAC和次级DAC，所述主DAC包括主电阻串，所述主电阻串包括2
N+1
个电阻R，且2
N+1
个所述电阻R依次串联形成电阻环；
[0009]其中2
N
个相邻电阻R的同一端分别连接有一个第一主串开关PU
i
，PU
i
＝PU1，PU2或每一第一主串开关PU
i
的另一端与参考电压Vrefp连接，另外2
N
个相邻电阻R的同一端分别连接有一个第二主串开关PD
i
，PDi＝PD1，PD2或每一第二主串开关PD
i
的另一端与参考电压Vrefn连接；
[0010]所述次级DAC包括次级电阻串，所述主电阻串的其中一个电阻R上设有2
M
个抽头，2
M
个抽头将该电阻R均匀分割成所述次级电阻串，所述次级电阻串包括2
M
个电阻每一抽头的一端均连接有一个次级串开关S
i
，S
i
＝S0,S1或每一次级串开关S
i
的另一端与输出电压端V
out
连接；
[0011]其中，N为所述主DAC的位数，M为所述次级DAC的位数，N+M为整个DAC的位数。
[0012]在一种可能的设计中，当所述主DAC的位数N为2且所述次级DAC的位数M为2时，
[0013]所述主电阻串包括8个电阻R，且8个所述电阻R依次串联形成电阻环；
[0014]其中4个相邻电阻R的同一端分别连接有一个第一主串开关PU
i
，PU
i
＝PU1，PU2，PU3或PU4,每一第一主串开关PU
i
的另一端与参考电压Vrefp连接，另外4个相邻电阻R的同一端分别连接有一个第二主串开关PD
i
，PDi＝PD1，PD2,PD3或PD4，每一第二主串开关PD
i
的另一端与参考电压Vrefn连接；
[0015]所述主电阻串的其中一个电阻R上设有4个抽头，所述4个抽头将该电阻R均匀分割成所述次级电阻串，所述次级电阻串包括4个电阻每一抽头的一端均连接有一个次级串开关S
i
，S
i
＝S0,S1,S2或S3，每一次级串开关S
i
的另一端与输出电压端V
out
连接。
[0016]在一种可能的设计中，所述第一主串开关PU
i
、所述第二主串开关PD
i
和所述次级串开关S
i
用于响应输入代码的数字信号，所述数字信号包括具有最高效位和最低有效位的数字信号；
[0017]所述输入代码包括主串代码和次级串代码，所述第一主串开关PU
i
和所述第二主串开关PD
i
用于响应所述主串代码的数字信号，所述次级串开关S
i
用于响应所述次级串代码的数字信号。
[0018]在一种可能的设计中，所述电阻环可根据输入的主串代码旋转对应的角度ω,以实现对应的第一主串开关PU
i
和所述第二主串开关PD
i
的导通，其中，ω＝360/(2
N+1
)。
[0019]在一种可能的设计中，当所述主DAC的位数N为2且所述次级DAC的位数M为2时，所述电阻环每次旋转的角度ω＝45度。
[0020]在一种可能的设计中，所述抽头与所述电阻环上电阻R之间的接点设置由所述次级串代码决定。
[0021]在一种可能的设计中，当所述主DAC的位数N为2且所述次级DAC的位数M为2时，所述输入代码包括二进制代码0000～1111，其中，前两位为所述主串代码，后两位为所述次级串代码，所述主串代码用于控制所述第一主串开关PU
i
和所述第二主串开关PD
i
的导通，所述次级串代码用于控制所述次级串开关S
i
的导通。
[0022]在一种可能的设计中，所述第一主串开关PU
i
、所述第二主串开关PD
i
和所述次级串开关S
i
均为MOSFET晶体管。
[0023]有益效果：
[0024]本专利技术通过设置包括2
N+1
个电阻R的主电阻串，且2
N+1<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电阻环式数模转换器，其特征在于，包括：主DAC和次级DAC，所述主DAC包括主电阻串，所述主电阻串包括2
N+1
个电阻R，且2
N+1
个所述电阻R依次串联形成电阻环；其中2
N
个相邻电阻R的同一端分别连接有一个第一主串开关PU
i
，PU
i
＝PU1，PU2或每一第一主串开关PU
i
的另一端与参考电压Vrefp连接，另外2
N
个相邻电阻R的同一端分别连接有一个第二主串开关PD
i
，PDi＝PD1，PD2或每一第二主串开关PD
i
的另一端与参考电压Vrefn连接；所述次级DAC包括次级电阻串，所述主电阻串的其中一个电阻R上设有2
M
个抽头，2
M
个抽头将该电阻R均匀分割成所述次级电阻串，所述次级电阻串包括2
M
个电阻每一抽头的一端均连接有一个次级串开关S
i
，S
i
＝S0，S1或每一次级串开关S
i
的另一端与输出电压端V
out
连接；其中，N为所述主DAC的位数，M为所述次级DAC的位数，N+M为整个DAC的位数。2.根据权利要求1所述的电阻环式数模转换器，其特征在于，当所述主DAC的位数N为2且所述次级DAC的位数M为2时，整个DAC的位数为4；所述主电阻串包括8个电阻R，且8个所述电阻R依次串联形成电阻环；其中4个相邻电阻R的同一端分别连接有一个第一主串开关PU
i
，PU
i
＝PU1，PU2，PU3或PU4，每一第一主串开关PU
i
的另一端与参考电压Vrefp连接，另外4个相邻电阻R的同一端分别连接有一个第二主串开关PD
i
，PDi＝PD1，PD2，PD3或PD4，每一第二主串开关PD
i
的另一端与参考电压Vrefn连接；所述主电阻串的其中一个电阻R上设有4个抽头，所述4个抽头将该电阻R均匀分割成所述次级电阻串，所述次级电阻串包括...

【专利技术属性】
技术研发人员：苏尼尔，
申请(专利权)人：深圳精控集成半导体有限公司，
类型：发明
国别省市：