用于在300mm绝缘体上硅平台中制备底切的方法技术

本公开涉及一种用于在绝缘体上硅(SOI)结构中产生底切(UCUT)的方法，具体涉及一种用于300mm SOI平台的方法。为此，本公开提供了一种用于在SOI结构的绝缘体层下的硅基材中制造一个或多个腔室的方法。该方法包括：对硅基材进行第一干法蚀刻以产生一个或多个腔室，对硅基材进行第一湿法蚀刻以使一个或多个腔室扩张，对硅基材进行第二干湿法蚀刻以使一个或多个腔室进一步扩张，并且破坏由第一湿法蚀刻产生的硅琢面，以及进行第二湿法蚀刻以使一个或多个腔室扩张。个腔室扩张。个腔室扩张。

【技术实现步骤摘要】
用于在300mm绝缘体上硅平台中制备底切的方法


[0001]本公开涉及一种用于在绝缘体上硅(SOI)结构中产生底切(undercut, UCUT)的方法，具体涉及一种用于在300mm SOI平台中产生底切(UCUT)的方法。为此，本公开提供了一种用于在SOI结构的绝缘体层下的硅基材中制造一个或多个腔室(cavity)的方法。
[0002]专利技术背景
[0003]UCUT包括在SOI结构的硅基材中的一个或多个腔室，并且通常通过局部选择性去除硅基材材料对SOI结构的掩埋氧化物(即，绝缘体层)进行底切来实现。UCUT在某些互补金属氧化物半导体(CMOS)器件(尤其是光子器件) 中具有某些优势。例如，UCUT可以使不期望的热量泄漏最小化。例如，热量可以由可热调谐的CMOS环形调制器中的集成式加热器产生。由于热泄漏减少，因此UCUT能够构建效率更高的环形调制器，并提高器件可靠性。
[0004]用于在200mm SOI平台中产生UCUT的示例性方法(工艺)包括进行选择性各向同性体硅刻蚀，然后进行较长时间的湿法刻蚀，例如，使用高度浓缩的TMAH(例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于在绝缘体上硅SOI结构(11)的绝缘体层(11b)下的硅基材(11a)中制造一个或多个腔室(12)的方法(10)，所述方法(10)包括：对硅基材(11a)进行第一干法蚀刻(10a)以在绝缘体层(11b)下产生一个或多个腔室(12)；对硅基材(11a)进行第一湿法蚀刻(10b)以使一个或多个腔室(12)扩张；对硅基材(11a)进行第二干湿法蚀刻(10c)以使一个或多个腔室(12)进一步扩张，并且破坏由第一湿法蚀刻产生的硅琢面(13)；以及进行第二湿法蚀刻(10d)以使一个或多个腔室(12)扩张。2.如权利要求1所述的方法(10)，所述方法(10)还包括：对硅基材(11a)交替进行一个或多个其它干法蚀刻和一个或多个其它湿法蚀刻；其中，各其它干法蚀刻使一个或多个腔室(12)进一步扩张，并且破坏由前序湿法蚀刻产生的硅琢面(13)；以及各其它湿法蚀刻使一个或多个腔室(12)进一步扩张。3.如权利要求1或2所述的方法(10)，所述方法还包括在进行第一干法蚀刻(10a)之前：蚀刻一个或多个沟槽(15)穿过绝缘体层(11b)并进入SOI结构(11)的硅基材(11a)中；通过所述一个或多个沟槽(40)进行第一干法蚀刻(10a)，以在绝缘体层(11b)下形成一个或多个腔室(12)。4.根据权利要求1至3中任一项所述的方法(10)，其中，在硅基材(11a)中形成至少两个相邻腔室(12)，并进行干法蚀刻和湿法蚀刻(10a
‑
10d)，直至至少两个相邻腔室(12)合并。5.根据权利要求1至4中任一项所述的方法(10)，其中，进行干法蚀刻和湿法蚀刻(10a
‑
10d)，直至一个或多个腔室(12)的顶侧(70)到达绝缘体层(11b)。6.根据权...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：