具有提高的阻抗连续性的封装接口制造技术

本文公开了具有提高的阻抗连续性的封装接口。一种封装集成电路的说明性实施例包括：集成电路芯片，具有SerDes信号板；以及封装基板，具有芯通孔和将SerDes信号板连接到外部触点的微通孔的布置，该外部触点用于到PCB迹线的焊料球连接。该芯通孔具有第一寄生电容，该焊料球连接与第二寄生电容相关联，并且微通孔的布置提供了提高连接阻抗匹配的pi网络电感。一种说明性方法实施例，包括：获取PCB迹线的期望的阻抗；确定芯通孔和到PCB迹线的焊料球连接的寄生电容；最小化芯通孔电容；计算提高与PCB迹线的阻抗匹配的pi网络电感；以及调整芯通孔和焊料球连接之间的微通孔布置以提供pi网络电感。网络电感。网络电感。

【技术实现步骤摘要】
具有提高的阻抗连续性的封装接口

技术介绍

[0001]数字通信通过中间通信介质或“通道”(例如，光纤、绝缘线、印刷电路板(“PCB”)迹线)发生在发送设备与接收设备之间。每个发送设备通常以固定的码元速率传输码元，同时每个接收设备检测从其重建所传输的数据的(可能损坏的)码元序列。许多数字通信链路仅使用一位每码元，但高阶信号星座图是已知的并且经常被使用。在4-电平脉冲幅度调制(“PAM4”)中，每个码元区间可以承载被标注为-3、-1、+1和+3的四个码元中的任何一个。
[0002]信道非理想性产生分散，这可能导致每个码元干扰其相邻码元，这一结果称为码元间干扰(“ISI”)。ISI可以使接收设备难以确定在每个区间中发送了哪些码元，特别是当此类ISI与加性噪声相组合时。随着码元速率的不断提高，信道分散和ISI的影响变得越来越严重。为了对抗噪声和ISI，传输设备和接收设备可以采用各种均衡技术，包括线性均衡器和判决反馈均衡器。
[0003]串行器/解串器(“SerDes”)块是在(低速率)并行码元流和(高速率)串行码元流之间转换的功能模块。集成电路通常包含SerDe本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于提供从集成电路信号焊盘到印刷电路板(PCB)迹线的连接的方法，其特征在于，所述方法包括如下：获取所述PCB迹线的期望的阻抗；确定芯通孔的第一寄生电容；估计在封装基板焊盘和所述PCB迹线之间的焊料球连接的第二寄生电容；在一个或多个设计约束下最小化所述第一寄生电容；计算pi网络电感，所述pi网络电感以及所述第一寄生电容和所述第二寄生电容一起与所述PCB迹线的所述期望的阻抗匹配；并且调整所述芯通孔和所述焊料球连接之间的微通孔布置以提供所述pi网络电感。2.如权利要求1所述的方法，其特征在于，所述集成电路焊盘是SerDes发射器输出，所述SerDes发射器提供具有大于10GHz的码元速率的信号。3.如权利要求1所述的方法，其特征在于，所述期望的阻抗是频率的函数，并且所述阻抗匹配发生在所述码元速率的一半处。4.如权利要求1所述的方法，其特征在于，所述微通孔布置包括至少两个微通孔，并且所述调整包括增加所述至少两个微通孔之间的偏移。5.如权利要求4所述的方法，其特征在于，所述调整进一步包括使连接偏移的微通孔的迹线长度大于所述偏移的距离。6.如权利要求1所述的方法，其特征在于，所述微通孔布置包括至少第一微通孔、第二微通孔和第三微通孔；其中所述调整包括：使所述第二微通孔从所述第一微通孔在第一方向上偏移，并且使所述第三微通孔从所述第二微通孔在垂直于所...

【专利技术属性】
技术研发人员：马梦颖，刘西柯，叶翔翔，王鑫，
申请(专利权)人：默升科技集团有限公司，
类型：发明
国别省市：