一种高速缓存结构、访问方法和电子设备技术

本公开提供一种高速缓存结构、访问方法和电子设备。该高速缓存结构的物理组织形式为，深度为2

【技术实现步骤摘要】
一种高速缓存结构、访问方法和电子设备


[0001]本专利技术涉及存储器的
，尤其涉及一种高速缓存结构、访问方法和电子设备。

技术介绍

[0002]当今计算机革新的限制因素之一是存储器和存储技术。在常规计算机系统中，系统存储器（又称作主要存储器、主存储器、可执行存储器）通常由动态随机存取存储器（DRAM）来实现。常规计算机系统还依靠多级高速缓存（Cache）来改进性能。高速缓存是定位在处理器与系统存储器之间的高速存储器，以便更快地服务于存储器存取请求。高速缓存管理协议可用来确保将最频繁存取的数据和指令存储在多级高速缓存中的某一级中，由此减少处理器直接访问存储器执行存取事务的次数并且改进性能。
[0003]Cache访问具有空间局部性，即程序和数据的访问会在相对靠近的存储位置内使用数据。因此，通常情况下，高速缓存行（Cache line）的宽度设计的比较宽，比如512bit，也就是每个Cache行存储512比特的数据。一次访问指令访问Cache读数据，会读取一个完整的Cache行，因为大宽度的Cache行设计能够更好的起到对后续数据访本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速缓存结构，所述高速缓存结构包括标签部分和数据部分，其特征在于，所述高速缓存的物理组织形式为，深度为2
n
×
M项，位宽为N/2
n
，M、N和n为自然数，其中所述高速缓存被构造为，在向所述高速缓存写数据时，对2
n
个物理Cache行执行数据写操作，以及在从所述高速缓存读数据时，一次对一个物理Cache行、即N/2
n
个比特执行数据读操作，以及其中标签部分中存储的每个标签对应2
n
个物理Cache行。2.根据权利要求1所述的高速缓存结构，其特征在于，N/2
n
最小为处理器的访存指令访问的最大数据宽度。3.根据权利要求1所述的高速缓存结构，其特征在于，N=256、N=512或者N=1024，并且n=1、n=2或者n=3。4.根据权利要求1
‑
3中任一项所述的高速缓存结构，其特征在于，所述高速缓存结构通过SEDRAM、SRAM、SSRAM、SDRAM或DRAM来构造。5.一种高速缓存结构的访问方法，其特征在于，所述高...

【专利技术属性】
技术研发人员：李祖松，赵继业，郇丹丹，
申请(专利权)人：北京微核芯科技有限公司，
类型：发明
国别省市：