【技术实现步骤摘要】
本专利技术涉及计算机处理器,尤其涉及一种数据预取方法、装置及处理器。
技术介绍
1、高速缓存(cache)是一种利用程序访问局部性原理所设计的存储机制,其目的就是尽可能弥补处理器计算速度和存储访问速度之间的巨大鸿沟。预取技术是提高处理器访存性能的关键。提高处理器存储系统访问性能的重要方式是降低高速缓存访问的失效率。预取是一种通过提前取处理器可能需要的高速缓存块(cache block),从而降低强制失效(compulsory miss)的方式。不可避免的,预取会占用处理器的存储带宽、产生额外的功耗,另外如果取到不需要的高速缓存块(cache block)或者预取时机不对还可能会造成高速缓存的污染。分支指令误预测路径上的访存失效请求也会对数据预取器进行训练,生成预取请求,这实际上用了不是真正的处理器需要访问存储系统的访存地址进行了数据预取器的训练,导致发出错误的预取请求,造成访存带宽的浪费,降低了处理器的整体性能。
技术实现思路
1、本专利技术提供一种数据预取方法、装置及处理器,用以解决传统
...【技术保护点】
1.一种数据预取方法,其特征在于,包括:
2.根据权利要求1所述的数据预取方法,其特征在于,所述数据预取器包括预取训练部件、预取过滤部件和预取发出部件;
3.根据权利要求2所述的数据预取方法,其特征在于,所述预取训练部件生成的每个预取模式包括访存失效指令对应的重定序队列号,当发生分支误预测取消时,根据取消的分支误预测指令的重定序队列号,判断哪个或哪些预取模式的训练是由被取消的分支预测指令之后的错误路径上的访存指令训练产生的,只取消该分支误预测之后的访存指令失效产生的预取模式的训练。
4.根据权利要求2所述的数据预取方法,其特征在于,
...【技术特征摘要】
1.一种数据预取方法,其特征在于,包括:
2.根据权利要求1所述的数据预取方法,其特征在于,所述数据预取器包括预取训练部件、预取过滤部件和预取发出部件;
3.根据权利要求2所述的数据预取方法,其特征在于,所述预取训练部件生成的每个预取模式包括访存失效指令对应的重定序队列号,当发生分支误预测取消时,根据取消的分支误预测指令的重定序队列号,判断哪个或哪些预取模式的训练是由被取消的分支预测指令之后的错误路径上的访存指令训练产生的,只取消该分支误预测之后的访存指令失效产生的预取模式的训练。
4.根据权利要求2所述的数据预取方法,其特征在于,所述预取发出部件发出的每个预取模式包括访存失效指令对应的重定序队列号;
5.根据权利要求2所述的数据预取方法,其特征在于...
【专利技术属性】
技术研发人员:商家玮,杨烨,李祖松,郇丹丹,
申请(专利权)人:北京微核芯科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。