半导体结构制备方法及半导体结构技术

本发明专利技术提供一种半导体结构的制备方法及半导体结构，应用于集成电路制造领域，本发明专利技术半导体结构的制备方法能够避免在图案转移的过程中，掩膜层侧壁形成弓形弯曲，进而避免后续形成的电接触结构之间形成连接桥，提高半导体结构的性能。另外，本发明专利技术制备方法还利用第一隔离条与第二隔离条来间接界定接触孔的位置，从而避免利用凸台来界定接触孔的位置，避免了对准偏移，大大提高了对准精度。大大提高了对准精度。大大提高了对准精度。

【技术实现步骤摘要】
半导体结构制备方法及半导体结构


[0001]本专利技术涉及集成电路制造领域，尤其涉及一种半导体结构的制备方法以及半导体结构。

技术介绍

[0002]在半导体结构的制造技术中，通常利用光阻及掩膜层，结合光刻及刻蚀工艺形成所需图案，然而，受到掩膜层材料性能的影响，使得形成的所需图案产生偏差，影响半导体结构的成品率。
[0003]以动态随机存储器(Dynamic Random Access Memory，简称DRAM)的制造为例，在动态随机存储器的位线接触结构(Bit Line Contact，简称BLC)的形成工艺中，在干法刻蚀进行图案转移(transfer)过程中，由于掩膜层容易发生侧向刻蚀，导致掩膜层侧壁形成弓形(bowing)弯曲，影响图案的转移，进而导致后续形成的位线接触结构之间或者位线接触结构与有源区之间形成连接桥(bridge)，影响动态随机存储器的性能。
[0004]另外，随着动态随机存储器集成度的增加，现有技术更容易导致位线接触结构发生偏移，也会造成位线接触结构之间或者位线接触结构与有源区之间形成连接桥，影响动态随机本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：形成基底，所述基底包括衬底、置于所述衬底上的掩膜层、置于所述掩膜层上的第一图案层、及置于所述第一图案层上的第二图案层，所述第一图案层包括沿第一方向延伸的多个平行设置的第一光阻条及填充在所述第一光阻条之间的第一隔离条，所述第二图案层包括沿第二方向延伸的多个平行设置的第二光阻条及填充在所述第二光阻条之间的第二隔离条，所述第一方向与所述第二方向呈锐角夹角；去除所述第二光阻条；以所述第二隔离条为掩膜，图案化所述第一光阻条，形成由第一隔离条及第二隔离条界定的初始图案；以所述第一隔离条及所述第二隔离条为掩膜，将所述初始图案转移至所述掩膜层，形成目标图案，所述目标图案包括多个平行设置的沿所述第一方向延伸的第一间隔件、及多个平行设置的沿所述第二方向延伸的第二间隔件，所述第一间隔件与所述第二间隔件交叉界定出多个过孔；以所述掩膜层为掩膜，将所述目标图案转移至所述衬底，以在所述衬底上形成多个接触孔。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述形成基底的步骤中，在所述衬底与所述掩膜层之间还设置有多晶硅层，以所述掩膜层为掩膜，将所述目标图案转移至所述衬底的步骤进一步包括：以所述掩膜层为掩膜，图案化所述多晶硅层，将所述目标图案转移至所述多晶硅层；以所述掩膜层及所述多晶硅层为掩膜，将所述目标图案转移至所述衬底。3.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述形成基底的步骤中，在所述掩膜层与所述第一图案层之间还设置有非晶碳层，在以所述第一隔离条及所述第二隔离条为掩膜，将所述初始图案转移至所述掩膜层，形成目标图案的步骤进一步包括如下步骤：以所述第一隔离条及所述第二隔离条为掩膜，图案化所述非晶碳层及所述掩膜层；去除所述第一隔离条、第二隔离条及所述非晶碳层，以在所述掩膜层中形成所述目标图案。4.根据权利要求3所述的半导体结构的制备方法，其特征在于，在所述形成基底的步骤中，在所述非晶碳层与所述第一图案层之间还设置有抗反射层，在以所述第一隔离条及所述第二隔离条为掩膜，图案化所述非晶碳层及所述掩膜层的步骤中，所述抗反射层也被图案化。5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述衬底内设置有：浅沟槽隔离区、被所述浅沟槽隔离区界定的有源区、及沿预设方向穿过所述浅沟槽隔离区及所述有源区的字线结构。6.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述形成基底的步骤...

【专利技术属性】
技术研发人员：宛强，占康澍，夏军，李森，刘涛，徐朋辉，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：