提供了一种适配器，该适配器包括：耦合到特定设备的第一接口，其中通过第一接口传递链路层数据：以及耦合到物理层(PHY)设备的第二接口。PHY设备包括线以实施链路的物理层，并且链路经由PHY设备将适配器耦合到另一适配器。第二接口包括：通过物理层传递链路层数据的数据信道；以及边带信道，该边带信道通过物理层在适配器和另一适配器之间传递边带消息。该适配器实施用于链路的逻辑PHY。配器实施用于链路的逻辑PHY。配器实施用于链路的逻辑PHY。
【技术实现步骤摘要】
链路层
‑
PHY接口适配器
[0001]本专利申请要求于2020年5月21日提交的美国临时专利申请No.63/028,412的权益，该美国临时专利申请全文以引用方式并入本文。
[0002]本公开涉及计算系统，并且具体而言(但并非排他地)涉及计算机接口。
技术介绍
[0003]半导体处理和逻辑设计的进展已经许可增大集成电路设备上可以存在的逻辑单元的量。作为必然结论，计算机系统配置已经从系统中的单个或多个集成电路演进到个体集成电路上存在的多个核心、多个硬件线程和多个逻辑处理器、以及集成在这样的处理器内的其他接口。处理器或集成电路典型地包括单个物理处理器管芯，其中该处理器管芯可以包括任何数量的核心、硬件线程、逻辑处理器、接口、存储器、控制器集线器等。随着处理能力与计算系统中的设备的数量一起增长，插座和其他设备之间的通信变得更加关键。因此，互连已经从更传统的主要应对电通信的多点总线成长为便于快速通信的完全成熟的互连架构。不幸地，由于对将来处理器在更高速率下消费的需求，对现有互连架构的能力提出了对应需求。互连架构可以基于多种技术，包括快速外围部件互连(PCIe)、通用串行总线等。
附图说明
[0004]图1示出了包括互连架构的计算系统的实施例。
[0005]图2示出了包括分层堆栈的互连架构的实施例。
[0006]图3示出了将在互连架构内产生或接收的请求或分组的实施例。
[0007]图4示出了用于互连架构的发射机和接收机对的实施例。
[0008]图5示出了包括通过链路耦合的主机处理器和加速器的计算系统的示例性实施方式。
[0009]图6示出了包括两个或更多个互连的处理器设备的计算系统的示例性实施方式。
[0010]图7示出了包括分层堆栈的设备的示例性端口的图示。
[0011]图8A
‑
图8C是示出了利用示例性适配器的接口的示例性实施方式的简化块图。
[0012]图9是示出了示例性适配器的简化块图。
[0013]图10是示出从示例性适配器到示例性PHY的信令的简化块图。
[0014]图11是示出从示例性PHY到示例性适配器的信令的简化块图。
[0015]图12是示出了示例性链路层到PHY接口标准的示例性状态机的图示。
[0016]图13是示出了与时钟门控信号交换(handshake)相关联的信令的图示。
[0017]图14是示出与通过示例性适配器接口的数据传输相关联的信令的图示。
[0018]图15是示出与暂停信号交换相关联的信令的图示。
[0019]图16A
‑
图16F示出了表示使用示例性适配器的管芯之间的示例性信令的简化流程
图。
[0020]图17示出了用于包括多核处理器的计算系统的块图的实施例。
[0021]图18示出了用于计算系统的块图的另一实施例。
具体实施方式
[0022]在以下描述中，阐述了许多具体细节(例如，特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统部件、特定测量/高度、特定处理器流水线级和操作等的示例)，以便提供对本公开的透彻理解。然而，对于本领域技术人员将显而易见的是，不一定采用这些具体细节来实践本专利技术。在其他实例中，没有详细地描述公知的部件或方法(例如，特定的和替代性的处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实施方式、特定代码形式的算法表示、特定断电和门控技术/逻辑以及计算机系统的其他具体操作细节)，以避免不必要地使本公开难以理解。
[0023]尽管可以参考在诸如计算平台或微处理器的特定集成电路中的能量节约和能量效率来描述以下实施例，但是其他实施例也适用于其他类型的集成电路和逻辑器件。本文所描述的实施例的类似技术和教导可以应用于其他类型的电路或半导体器件，其也可以受益于更好的能量效率和能量节约。例如，所公开的实施例不限于台式计算机系统或Ultrabooks
TM
。并且还可以用于其他设备，例如，手持设备、平板式计算机、其他薄型笔记本、片上系统(SOC)设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数字相机、个人数字助理(PDA)和手持PC。嵌入式应用典型地包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络中心、广域网(WAN)交换机或可以执行下面教导的功能和操作的任何其他系统。此外，本文所描述的装置、方法和系统不限于物理计算设备，而是还可以涉及用于能量节约和效率的软件优化。
[0024]随着计算系统的发展，其中的部件变得更加复杂。因此，用于在部件之间耦合和通信的互连架构的复杂度也在增加，以确保针对最佳部件操作满足带宽要求。此外，不同的市场细分要求互连架构的不同方面适合市场的需要。例如，服务器要求更高的性能，而移动生态系统有时能够牺牲整体性能以节约功率。然而，大多数交换结构的唯一目的是以最大功率节约来提供可能的最高性能。下面讨论了多种互连，这些互连将潜在地受益于本文所描述的解决方案的方面。
[0025]一种互连交换结构架构包括快速外围部件互连(PCI)(PCIe)架构。PCIe的主要目标是使得来自不同供应商的部件和设备能够在开放式架构中互操作，从而跨越多个市场细分：(台式的和移动的)客户端、(标准的和企业的)服务器以及嵌入式和通信设备。快速PCI是针对各种未来的计算和通信平台定义的高性能的通用I/O互连。某些PCI属性(例如，其使用模型、加载
‑
储存架构和软件接口)已经通过其修订版进行维护，而先前的并行总线实现方式已经由高度可扩展的完全串行接口取代。快速PCI的最近的版本利用点对点互连、基于交换机的技术和分组协议中的发展，以递送新的性能和特征水平。快速PCI支持的高级特征中的一些包括功率管理、服务质量(QoS)、热插拔/热交换支持、数据完整性和错误处理。
[0026]参考图1，示出了由互连一组部件的点对点链路组成的交换结构的实施例。系统100包括与控制器集线器115耦合的处理器105和系统存储器110。处理器105包括任何处理
元件，例如，微处理器、主机处理器、嵌入式处理器、协处理器或其他处理器。处理器105通过前端总线(FSB)106耦合到控制器集线器115。在一个实施例中，FSB 106是如下面所描述的串行点对点互连。在另一实施例中，链路106包括符合不同的互连标准的串行、差分互连架构。
[0027]系统存储器110包括任何存储器设备，例如，随机存取存储器(RAM)、非易失性(NV)存储器或可由系统100中的设备访问的其他存储器。系统存储器110通过存储器接口116耦合到控制器集线器115。存储器接口的示例包括双倍数据速率(DDR)存储器接口、双通道DDR存储器接口和动态RAM(DRAM)存储器接口。
[0028]本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于传递设备的装置，所述装置包括：适配器，包括：第一接口，所述第一接口用于耦合到特定设备，其中，将通过所述第一接口传递链路层数据；第二接口，所述第二接口用于耦合到物理层(PHY)设备，其中，所述PHY设备包括多条线以实施链路的物理层，所述链路经由所述PHY设备将所述适配器耦合到另一适配器，并且所述第二接口包括：数据信道，所述数据信道用于通过所述物理层传递所述链路层数据；以及边带信道，所述边带信道用于通过所述物理层在所述适配器和所述另一适配器之间传递边带消息；以及用于所述链路的逻辑PHY。2.根据权利要求1所述的装置，其中，所述数据信道包括第一组引脚并且所述边带信道包括不同的第二组引脚。3.根据权利要求1
‑
2中任一项所述的装置，其中，所述特定设备包括以下中的一个：链路层控制器或用于复用多个链路层的数据的复用器。4.根据权利要求1
‑
3中任一项所述的装置，其中，所述链路将第一管芯耦合到第二管芯，所述第一管芯包括所述适配器，并且所述第二管芯包括所述另一适配器。5.根据权利要求1
‑
4中任一项所述的装置，其中，所述第一接口符合链路层到PHY接口标准。6.根据权利要求5所述的装置，其中，所述链路层到PHY接口标准包括逻辑PHY接口规范(LPIF)接口。7.根据权利要求5所述的装置，其中，所述适配器还包括用于实施状态机的由所述链路层到PHY接口标准定义的至少一部分的逻辑单元。8.根据权利要求7所述的装置，其中，所述状态机定义多个链路状态之间的转变，并且所述边带消息用于在所述适配器和所述另一适配器之间协调所述多个链路状态之间的转变。9.根据权利要求1
‑
8中任一项所述的装置，其中，所述第二接口还包括有效信道以指示正在通过所述第二接口发送有效数据。10.根据权利要求9所述的装置，其中，使所述有效信道生效以指示正在在所述数据信道上发送有效数据或者正在在所述边带信道上发送有效边带消息。11.根据权利要求1
‑
10中任一项所述的装置，其中，所述第二接口还包括流信道以运送流信号，从而标识由在所述数据信道上发送的数据使用的特定协议。12.一种用于传递数据的方法，所述方法包括：在适配器设备的第一接口处接收特定数据，其中，所述第一接口基于链路层到PHY接口标准，并且所述特定数据基于所述链路层到PHY接口标准，并且指示要转变到状态机中定义的活动链路状态的请求；在所述适配器设备的第二接口上发送请求边带信号，其中，所述第二接口将所述适配器设备耦合到PHY设备，所述第二接口包括数据信道和单独的边带信道，所述PHY设备包括多个物理连接器以实施链路的物理层，并且所述边带信号被发送到与所述PHY设备耦合的
另一适配器设备并指示要进入所述活动链路状态的请求；在所述第二接口的所述边带信道上从所述另一适配器设备接收确认边带信号以确认要进入所述活动链路状态的所述请求；在所述第一接口上发送信号以指示所述适配器设备准备好接收在所述链路上要传递的链路层数据；接收所述链路层数据；以及在所述第二接口的所述数据信道上传送所述链路层数据，以基于进入所述活动链路状态来通过所述PHY设备向所述另一适配器...
【专利技术属性】
技术研发人员：N，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。