一种存内运算方法、装置及其应用制造方法及图纸

本发明专利技术涉及存储器技术领域，公开了一种存内运算方法、装置及其应用，其中方法包括对存储阵列按照单通道运算功能划分配置成若干运算基本块，对运算基本块中所有运算单元的输出端归一接入匹配的局部求和线LSL，按列设置总和线GSL，匹配运算基本块分别设置受控开关，将位于同一列上的各求和线LSL分别通过受控开关与总和线GSL数据连接，配置运算基本块参数、读取待运算数据，选择执行受控开关的断开或闭合，并配合输出移位操作实现目标运算结果数据的输出；本发明专利技术能够更高效地实现包括分组卷积在内的存内计算，具有更高的计算性能以及更优秀计算能效比，保证了整体计算的正确性，有着切实意义上的实用价值。切实意义上的实用价值。切实意义上的实用价值。

【技术实现步骤摘要】
一种存内运算方法、装置及其应用


[0001]本专利技术涉及存储器术领域，具体涉及一种存内运算方法、装置及其应用。

技术介绍

[0002]存内计算被广泛应用于人工智能的矩阵运算加速，常见的有向量矩阵乘法，以及高维的卷积运算。但随着人工智能算法的发展，轻量型算法开始获得更多的关注，卷积神经网络也由传统的卷积逐渐向更加轻量的卷积转变，其中最常见的方式就是分组卷积或深度可分离卷积。而现有的存内计算对这类的轻量的卷积支持较弱，很难发挥存算的优势。
[0003]例如现有的一种传统的方法在计算分组卷积时，先将权重的矩阵映射到存储阵列中，计算时选取相应的通道开启，其他的通道关闭。而由于分组卷积的输入通道有限，故每次计算时，待计算的通道被打开之后，其他通道的输入必须为0，以避免产生电流影响最终的计算结果。而又由于输出通道和输入通道一一对应，故也只有一个输出通道的结果有效，其他通道的输出没有意义。
[0004]现今还有一种方法在计算分组卷积时，可以将待计算的通道依次错开，其他通道的权重均置为0。以使得计算可以同时发生，此方案具有较高的计算性能，但由本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存内运算方法，其特征在于，包括：对存储阵列按照单通道运算功能划分配置成若干运算基本块；对运算基本块中所有运算单元的输出端归一接入匹配的局部求和线LSL；对位于同一行上的各运算基本块输入端配置接入同一矩阵输入；按列设置总和线GSL，匹配运算基本块分别设置受控开关，将位于同一列上的各求和线LSL分别通过受控开关与总和线GSL数据连接；根据目标运算功能，配置运算基本块参数、读取待运算数据，选择执行受控开关的断开或闭合，并配合输出移位操作实现目标运算结果数据的输出，所述目标运算功能至少包括传统卷积、分组卷积和深度可分离卷积中的一种或几种。2.根据权利要求1所述的一种存内运算方法，其特征在于，所述存储阵列包括NORFlash存储阵列、ReRAM存储阵列、SRAM存储阵列或DRAM存储阵列中的一种或几种；所述运算单元为单个存储单元或单个存储单元和电流镜单元的组合。3.根据权利要求2所述的一种存内运算方法，其特征在于，所述运算单位为单个存储单元，所述配置运算基本块参数、读取待运算数据具体包括：根据各存储单元的初始参数，获取存储单元的阈值电压随编程操作的变化曲线；根据预设权值以及变化曲线配置各运算基本块中各存储单元的阈值电压；读取待运算数据，转换处理成若干矩阵输入接入各运算基本块输入端。4.根据权利要求2所述的一种存内运算方法，其特征在于，所述单个存储单元和电流镜单元的组合具体包括：基于CMOS晶体管配置电流镜单元，所述电流镜单元的输出侧MOS管的一端接存储单元漏端，另一端作为该运算单元输出端接入局部求和线LSL，所述电流镜单元的输入端作为该运算单元的输入端接入矩阵输入。5.根据权利要求4所述的一种存内运算方法，其特征在于，所述运算单元为单个存储单元和电流镜单元的组合：位于同一行上的各运算基本块中接入同一输入的运算单元的电流镜单元共用同一输入侧；所述配置运算基本块参数、读取待运算数据具体包括：根据预设权值配置各运算单元中电流镜单元的输入输出比例；匹配设置存储单元阈值使其用于控制电流镜单元是否输出电流数据；读取待运算数据，转换处理成若干矩阵输入接入各运算基本块输入端。6.根据权利要求4所述的一种存内运算方法，其特征在于，所述电流镜单元为可配置比例的电流镜，所述可配置比例的电流镜输入侧和输出侧分别包括若干不同参数且相互并联的CMOS晶体管，所述输入侧CMOS晶体管漏端均通过受控开关接入电流镜单元的输入端，所述输入侧CMOS晶体管漏端均通过受控开关接入电流镜单元的输出端，所述参数包括CMOS晶体管宽长比。7.根据权利要求4所述的一种存内运算方法，其特征在于，所述选择执行受控开关的断开或闭合，并配合输出移位操作实现目标运算结果数据的输出具体包括：若目标运算功能为传统卷积，则闭合所有受控开关；若目标运算功能为分组卷积或深度可分离卷积，则按照预设算法在每次计算时只闭合
相应运算基本块的受控开关，并配合输出移位操作将每次计算后运算基本块的输出数据按照预定顺序进行同步输出。8.一种存内运算装置，其特征在于，包括相互配合设置的运算阵列、输入模块、DAC模块、时钟模块、SEL控制模块、控制器模块、ADC模块和移位选择模块；所述运算阵列由若干运算基本块、求和线LSL、总和线GSL和受控开关组成，其中运算基本块中所有运算单元的输出端归一接入局部求和线LSL，位于同一列上的各求和线LSL分别通过受控开关与按列设置的总和线GSL数据连接，且位于同一行上的各运算基本块输入端配置接入同一矩阵输入，所述运算基本块基于存储阵列按照单通道运算功能划分配置而成；所述输入模块和DAC模块匹配设置并配置成用于接收待运算数据并将其转换成目标格式信号并以矩...

【专利技术属性】
技术研发人员：盛荣华，陶临风，李政达，吕向东，任军，陈真，欧阳托日，唐伟童，
申请(专利权)人：恒烁半导体合肥股份有限公司，
类型：发明
国别省市：