显示阵列及显示驱动方法技术

本申请涉及一种显示阵列，显示阵列包括若干像素电路，像素电路包括：第一数据存储电路，包括n个第一数据存储模块，每个第一数据存储模块用于存储一个子帧的一位像素数据；第二数据存储电路，包括n个第二数据存储模块，每个第一数据存储模块用于存储一个子帧的一位像素数据；像素驱动电路，与第一数据存储电路以及第二数据存储电路均电连接，包括发光像素单元，发光像素单元用于根据像素数据进行各个子帧的显示。本申请能有效提高显示质量。本申请能有效提高显示质量。本申请能有效提高显示质量。

【技术实现步骤摘要】
显示阵列及显示驱动方法


[0001]本申请涉及数字显示
，特别是涉及一种显示阵列及显示驱动方法。

技术介绍

[0002]Micro LED显示技术是以自发光的微米量级的LED为发光像素单元，将其组装到驱动面板上形成高密度LED阵列的显示技术。Micro LED由于芯片尺寸小、集成度高和自发光等特点,在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面具有较大的优势。
[0003]传统的Micro LED采用数字显示技术，其显示质量仍有待提高。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种能够提高显示质量的的显示驱动方法。
[0005]一种显示阵列，用于逐帧显示图像，一帧图像包括n个子帧图像，n为大于1的正整数，所述显示阵列包括若干像素电路，所述像素电路包括：
[0006]第一数据存储电路，包括n个第一数据存储模块，每个所述第一数据存储模块用于存储一个子帧的一位像素数据；
[0007]第二数据存储电路，包括n个第二数据存储模块，每个所述第一数据存储模块用于存储一个子帧的一位像素数据；
[0008]像素驱动电路，与所述第一数据存储电路以及所述第二数据存储电路均电连接，包括发光像素单元，所述发光像素单元用于根据所述像素数据进行各个子帧的显示。
[0009]在其中一个实施例中，
[0010]所述第一数据存储模块包括第一存储单元以及第一驱动开关单元，所述第一存储单元用于存储所述像素数据，所述第一驱动开关单元电连接所述第一存储单元以及所述像素驱动电路，用于向所述像素驱动电路输出所述像素数据；
[0011]所述第二数据存储模块包括第二存储单元以及第二驱动开关单元，所述第二存储单元用于存储所述像素数据，所述第二驱动开关单元电连接所述第二存储单元以及所述像素驱动电路，用于向所述像素驱动电路输出所述像素数据。
[0012]在其中一个实施例中，
[0013]所述第一存储单元包括第一存储器件以及第一存储开关器件，所述第一存储开关器件用于控制所述第一存储器件的数据写入；
[0014]所述第二存储单元包括第二存储器件以及第二存储开关器件，所述第二存储开关器件用于控制所述第二存储器件的数据写入。
[0015]在其中一个实施例中，
[0016]所述第一存储器件包括第一存储电容，所述第一存储单元还包括第一存储复位器件，用于对所述第一存储电容的数据进行复位清零；
[0017]所述第二存储器件包括第二存储电容，所述第二存储单元还包括第二存储复位器件，用于对所述第二存储电容的数据进行复位清零。
[0018]在其中一个实施例中，所述第一存储器件包括第一静态随机存取存储器，所述第二存储器件包括第二静态随机存取存储器。
[0019]在其中一个实施例中，所述显示阵列包括x行y列像素电路，x与y均为大于1的正整数，
[0020]各行像素电路的同一子帧的所述第一驱动开关单元均电连接至同一数据驱动信号端；
[0021]各行像素电路的同一子帧的所述第二驱动开关单元均电连接至同一数据驱动信号端。
[0022]在其中一个实施例中，所述像素驱动电路还包括像素驱动器件以及像素复位器件，所述像素驱动器件根据所述像素数据驱动所述发光像素单元，所述像素复位器件用于关断所述发光像素单元，各行像素电路的所述像素复位器件均电连接至同一像素复位信号端。
[0023]一种显示驱动方法，应用于上述的显示阵列，包括：
[0024]通过各像素电路的第一数据存储电路存储第i帧图像的n个子帧的像素数据，i为大于1的正整数；
[0025]将所述各像素电路的第一数据存储电路中的n位像素数据依次输出至相应的像素驱动电路，使得所述各像素电路的像素驱动电路依次显示第i帧图像的各个子帧图像，同时通过各像素电路的第二数据存储电路存储第(i+1)帧图像的n个子帧的像素数据。
[0026]在其中一个实施例中，
[0027]所述通过各像素电路的第一数据存储电路存储第i帧图像的n个子帧的像素数据之前，还包括：
[0028]对所述第一数据存储电路内的数据进行复位清零；
[0029]所述通过各像素电路的第二数据存储电路存储第(i+1)帧图像的n个子帧的像素数据之前，还包括：
[0030]对所述第二数据存储电路内的数据进行复位清零。
[0031]在其中一个实施例中，所述将所述各像素电路的第一数据存储电路中的n位像素数据依次输出至相应的像素驱动电路，使得所述各像素电路的像素驱动电路依次显示第i帧图像的各个子帧图像，包括：
[0032]对所述各像素电路的像素驱动电路进行关断；
[0033]将n个子帧的像素数据依次输出至相应的所述像素驱动电路，使得各像素电路的所述像素驱动电路依次显示第i帧图像的各个子帧。
[0034]上述显示阵列及显示驱动方法，可以在各帧图像显示的同时(包含显示完成时刻)，存储下一帧图像的各个子帧的像素数据。此时，像素驱动电路进行完前一帧图像的显示之后，可以立即进行后一帧图像的显示，从而可以有效防止显示阵列在进行显示时，在各帧图像之间产生画面撕裂感。因此，本申请可以有效提高显示质量。
附图说明
[0035]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1为本申请一实施例中的显示阵列示意图；
[0037]图2为本申请另一实施例中的显示阵列示意图；
[0038]图3为本申请一实施例中的像素电路示意图；
[0039]图4为本申请另一实施例中的像素电路示意图；
[0040]图5为本申请一实施例中的显示阵列的显示效果示意图；
[0041]图6为本申请一实施例中外部串行数据传输至显示阵列的相关结构示意图；
[0042]图7为本申请一实施例中的显示阵列的局部结构示意图；
[0043]图8为本申请一实施例中的显示驱动方法流程示意图；
[0044]图9为本申请一实施例中的显示驱动时序图；
[0045]图10为本申请另一实施例中的显示驱动时序图。
具体实施方式
[0046]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容的理解更加透彻全面。
[0047]需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
[0048]在附图中，为了清楚说明，可以夸大层和区域的尺寸。
[0049]在下面的实施例中，当层、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示阵列，用于逐帧显示图像，一帧图像包括n个子帧图像，n为大于1的正整数，其特征在于，所述显示阵列包括若干像素电路，所述像素电路包括：第一数据存储电路，包括n个第一数据存储模块，每个所述第一数据存储模块用于存储一个子帧的一位像素数据；第二数据存储电路，包括n个第二数据存储模块，每个所述第一数据存储模块用于存储一个子帧的一位像素数据；像素驱动电路，与所述第一数据存储电路以及所述第二数据存储电路均电连接，包括发光像素单元，所述发光像素单元用于根据所述像素数据进行各个子帧的显示。2.根据权利要求1所述的显示阵列，其特征在于，所述第一数据存储模块包括第一存储单元以及第一驱动开关单元，所述第一存储单元用于存储所述像素数据，所述第一驱动开关单元电连接所述第一存储单元以及所述像素驱动电路，用于向所述像素驱动电路输出所述像素数据；所述第二数据存储模块包括第二存储单元以及第二驱动开关单元，所述第二存储单元用于存储所述像素数据，所述第二驱动开关单元电连接所述第二存储单元以及所述像素驱动电路，用于向所述像素驱动电路输出所述像素数据。3.根据权利要求2所述的显示阵列，其特征在于，所述第一存储单元包括第一存储器件以及第一存储开关器件，所述第一存储开关器件用于控制所述第一存储器件的数据写入；所述第二存储单元包括第二存储器件以及第二存储开关器件，所述第二存储开关器件用于控制所述第二存储器件的数据写入。4.根据权利要求3所述的显示阵列，其特征在于，所述第一存储器件包括第一存储电容，所述第一存储单元还包括第一存储复位器件，用于对所述第一存储电容的数据进行复位清零；所述第二存储器件包括第二存储电容，所述第二存储单元还包括第二存储复位器件，用于对所述第二存储电容的数据进行复位清零。5.根据权利要求3所述的显示阵列，其特征在于，所述第一存储器件包括第一静态随机存取存储器，所述第二存储器件包括第二静态随机存取存储器。6.根据权利要求3至...

【专利技术属性】
技术研发人员：籍亚男，
申请(专利权)人：深圳市奥视微科技有限公司，
类型：发明
国别省市：