基本输入输出系统的除错讯息自动提供方法技术方案

一种基本输入输出系统的除错讯息自动提供方法，借由一计算机装置执行，该计算机装置执行多个分别相关于多个待驱动硬件的驱动程序，每一驱动程序包括多个第一除错指令，该方法包含以下步骤：(A)在执行到一驱动程序的一第一除错指令时，根据该第一除错指令产生一对应该驱动程序所对应的待驱动硬件且包括一第一状态描述的第一除错讯息；(B)储存该第一除错讯息；及(C)判定是否发生一满足一驱动默认条件的驱动错误，当判定出发生该驱动错误时，输出所储存的所有第一除错讯息。输出所储存的所有第一除错讯息。输出所储存的所有第一除错讯息。

【技术实现步骤摘要】
基本输入输出系统的除错讯息自动提供方法


[0001]本专利技术是有关于除错讯息提供方法，特别是指一种基本输入输出系统的除错讯息自动提供方法。

技术介绍

[0002]传统服务器系统启动时，会透过基本输入/输出系统（BIOS）进行自我测试(Power-On Self-Test, POST)和初始化，若系统出现问题时，服务器会以代码的形式记录，用户往往只能根据服务器所记录的代码并需透过手动查看在基本输入输出系统规范(BIOS Specification)的BIOS开机自我测试代码表(BIOS POST CODE TABLE)来判断服务器系统在POST阶段测试到哪个硬件后发生问题。
[0003]然而，此种方式不仅无法立即判断服务器系统发生的问题，且若没有BIOS POST CODE TABLE可以查看，使用者仅透过蜂鸣代码(BEEP CODE)或是根据经验猜测哪个硬件出问题，非常费时且无法准确判断问题点而造成误判。

技术实现思路

[0004]本专利技术要解决的技术问题是提供一种能实时提供除错讯息的基本输入输出系统的除错讯息自动提供方法。
[0005]为解决上述技术问题，本专利技术基本输入输出系统的除错讯息自动提供方法，借由一计算机装置执行，该计算机装置包括一内存及一电连接该内存的处理单元，该处理单元执行多个分别相关于多个待驱动硬件的驱动程序，每一驱动程序包括多个第一除错指令，该方法包含一步骤(A)、一步骤(B)，及一步骤(C)。
[0006]在该步骤(A)中，在该处理单元执行到一驱动程序的一第一除错指令时，根据该第一除错指令产生一对应该驱动程序所对应的待驱动硬件且包括一第一状态描述的第一除错讯息。
[0007]在该步骤(B)中，该处理单元将该第一除错讯息储存至该内存。
[0008]在该步骤(C)中，该处理单元判定是否发生一满足一驱动默认条件的驱动错误，当该处理单元判定出发生该驱动错误时，该处理单元输出该内存所储存的所有第一除错讯息。
[0009]相较于现有技术，本专利技术的处理单元将该第一除错讯息储存至该内存，并在判定出发生该驱动错误时自动输出该内存所储存的所有第一除错讯息，以让用户能立即根据该等第一除错讯息准确判断出问题点。
[0010]【附图说明】本专利技术的其他的特征及功效，将于参照图式的实施方式中清楚地呈现，其中：图1是一方块图，示例说明一计算机装置，其用来实施本专利技术基本输入输出系统的除错讯息自动提供方法之一实施例；图2是一流程图，说明该实施例在PEI阶段执行的步骤；及
图3是一流程图，说明该实施例在DXE阶段执行的步骤。
[0011]【具体实施方式】参阅图1，说明了一用来实施本专利技术实施例的一种基本输入输出系统的除错讯息自动提供方法的计算机装置1。例如，该计算机装置1包含一显示单元11、一内存12、一基板管理控制器(Baseboard Management Controller, BMC)13、一处理单元14，及一电连接该显示单元11、该内存12、该基板管理控制器13，及该处理单元14的平台路径控制器(Platform Controller Hub, PCH)15。值得注意的是，在其他实施方式中，该处理单元14及该平台路径控制器15亦可整合为系统单芯片(System on a Chip, SoC)，该系统单芯片电连接该显示单元11、该内存12，及该基板管理控制器13，此外，在其他实施方式中，该显示单元11亦可以外接的方式，连接该计算机装置1。
[0012]该内存12例如为非挥发性内存(Non-Volatile Memory, NVM），但不以此为限。
[0013]该基板管理控制器13包括一与一使用端2通讯连接的串行端口（Serial port）131，该基板管理控制器13储存一用于设定该串行端口131的默认连接参数。值得注意的是，该串行端口131可为该基板管理控制器13的输出埠，该基板管理控制器13电连接主板上预留之连接器(connector)，以用于电连接除错工具板(debug tool board)，并外接外部计算机，或是外接通讯端口(communication port)；该串行端口131亦可设置于该基板管理控制器13外部而为主板上预留之连接器或是用于外接的通讯端口。
[0014]该处理单元14包括一快取(cache)141，该处理单元14执行统一的可扩展固件接口(Unified Extensible Firmware Interface, UEFI)系统，并在可扩展固件接口前期初始化(Pre-Extensible Firmware Interface Initialization，以下简称PEI) 环境阶段下，在该计算机装置1刚进入可扩展固件接口前期初始化环境阶段时，该内存12尚未完成初始化而无法被使用，执行多个分别相关于多个待初始硬件的PEI初始化程序，并在驱动执行环境(Driver Execution Environment，以下简称DXE)阶段下，及多个分别相关于多个待驱动硬件的DXE驱动程序，每一PEI初始化程序包括多个PEI除错指令，每一DXE驱动程序包括多个DXE除错指令，以进行UEFI系统的开机程序。值得注意的是，该快取141例如为静态随机存取内存(Static Random Access Memory, SRAM)，该快取141保持通电时，里面储存的数据恒常保持；而当电力供应停止时，该快取141储存的数据会消失（即挥发性内存），该等待初始硬件例如为中央处理器、平台路径控制器、内存、主板，该等待驱动硬件例如为通用串行总线（Universal Serial Bus, USB）、键盘、PCI总线、PCI SCSI主机控制器（host controller）、启动整体服务(Boot Integrity Service, BIS)、PCI主桥(PCI Host Bridge)。
[0015]参阅图1、图2、与图3，示例说明了该计算机装置1在执行UEFI系统的开机程序的过程中，如何实施本专利技术实施例一种基本输入输出系统的除错讯息自动提供方法，该实施例包含在PEI阶段执行的步骤201~212，及在DXE阶段执行的步骤301~309。在此实施例中，例如总共有M个PEI除错指令，N个DXE除错指令，其中M>1，N>1，而该处理单元14在PEI阶段将依序执行该等PEI初始化程序，并在执行每一PEI初始化程序期间依序执行该PEI初始化程序的该等PEI除错指令；而该处理单元14在DXE阶段将依序执行该等DXE驱动程序，并在执行每一DXE驱动程序期间依序执行该DXE驱动程序的该等DXE除错指令。
[0016]在步骤201中，初始时，该处理单元14执行第1个PEI除错指令，也就是i=1。
[0017]在步骤202中，该处理单元14根据第i个PEI除错指令产生一对应该PEI初始化程序所对应的待初始硬件的第i个PEI除错讯息。值得注意的是，在本实施例中，每一PEI除错讯息包括一PEI除错码，在其他实施方式中，每一PE本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基本输入输出系统的除错讯息自动提供方法，借由一计算机装置执行，该计算机装置包括一内存及一电连接该内存的处理单元，该处理单元执行多个分别相关于多个待驱动硬件的驱动程序，每一驱动程序包括多个第一除错指令，其特征在于，该方法包含以下步骤：(A)在该处理单元执行到一驱动程序的一第一除错指令时，根据该第一除错指令产生一对应该驱动所对应的待驱动硬件且包括一第一状态描述的第一除错讯息；(B)该处理单元将该第一除错讯息储存至该内存；及(C)该处理单元判定是否发生一满足一驱动默认条件的驱动错误，当该处理单元判定出发生该驱动错误时，该处理单元输出该内存所储存的所有第一除错讯息。2.如权利要求1所述的基本输入输出系统的除错讯息自动提供方法，该处理单元还执行多个分别相关于多个待初始硬件的初始化程序，每一初始化程序包括多个第二除错指令，其特征在于，在步骤(A)之前还包含以下步骤：(D)在该处理单元执行到一初始化程序的一第二除错指令时，根据该第二除错指令产生一对应该初始化程序所对应的待初始硬件的第二除错讯息；(E)该处理单元储存该第二除错讯息；及(F)该处理单元判定是否发生一满足一初始化预设条件的初始化错误，当该处理单元判定出发生该初始化错误时，该处理单元输出所储存的所有第二除错讯息。3.如权利要求2所述的基本输入输出系统的除错讯息自动提供方法，其特征在于，在步骤(A)之前还包含以下步骤：(G)当该处理单元接收到一中断讯号时，该处理单元停止执行该等初始化程序，并输出所储存的所有第二除错讯息。4.如权利要求2所述的基本输入输出系统的除错讯息自动提供方法，其特征在于，在步骤(F)与步骤(A)之间还包含以下步骤：(H)该处理单元将所储存的所有第二除错讯息储存至该内存；其中，在步骤(C)中该处理单元还输出该内存所储...

【专利技术属性】
技术研发人员：吕景翔，
申请(专利权)人：神云科技股份有限公司，
类型：发明
国别省市：