【技术实现步骤摘要】
本技术涉及计算机和电子
，具体涉及一种半导体存贮器。常用的半导体存贮器有PROM，EPROM，E2PROM，DRAM和SRAM五大类。其中PROM、E2PROM不能在线重写，而DRAM须动态刷新，不能静态随机操作，E2PROM、SRAM可在线重写。E2PROM断电后能保持数据，SRAM加上后备电池也能断电后保持数据。但是它们在断电和上电时均会在不同程度上丢失和随机改写原有的数据。原因是控制总线在断电，上电过程中不可避免地出现“冒险竞争”(因争相导通产生的一些无规则脉冲)把同样原因引出的数据总线上的随机数写进地址总线上的随机地址的存贮单元。所以它们都不能同时满足存线带电重写，掉电保持，上下电抗干扰且高速静态操作。本技术的目的在于提供一种由包括高速在线比较器、延时器、中断信号发生器构成的控制电路和可在线重写的存贮器组成的新型随机存贮器，以克服上述存贮器之不足。本技术的方案，在一外壳体内部固定有可在线重写的存贮器和电路板。电路板上设有由高速在线比较器，延时电路，中断信号发生器和后备电源组成的控制电路。外部电源Vcc通过二极管D1加到存贮器的Vdd端，后备电源...
【技术保护点】
一种自保持高抗干扰高速随机存贮器，它包括外壳体，在外壳体内部固定有在线重写的存贮器，其特征在于在外壳体内部还设有电路板，电路板上设有由高速在线比较器，延时电路，中断信号发生器和后备电源组成的控制电路，外部电源Ｖｃｃ通过二极管Ｄ１加到存贮器的Ｖｄｄ和Ｖｓｓ两端，后备电源通过二极管Ｄ２加到存贮器的Ｖｄｄ和Ｖｓｓ两端，存贮器的Ｅ端与控制电路中的高速在线比较器输出端相连。
【技术特征摘要】
1.一种自保持高抗干扰高速随机存贮器，它包括外壳体，在外壳体内部固定有在线重写的存贮器，其特征在于在外壳体内部还设有电路板，电路板上设有由高速在线比较器，延时电路，中断信号发生器和后备电源组成的控制电路，外部电源Vcc通过二极管D1加到存贮器的Vdd和Vss两端，后备电源通过二极管D2加到存贮器的Vdd和Vss两端，存贮器的E端与控制电路中的高速在线比较器输出端相连。2.如权利要求1所述自保持高抗干扰高速随机存贮器，其特征在于高速比较器由三极管M1、N2、...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。