先进先出(FIFO)信息缓冲控制器制造技术

向ＦＩＦＯ（先进先出）存贮器（２１２）提供地址信息的ＦＩＦＯ控制电路（２１１）采用二加法计数器（２１７、２１８），其一给出写地址，其另一给出读地址；还有选择地址（读或写）用的多路转换器（２１９）。用二存贮寄存器（２４３、２４４）暂存计数器输出，使计数器能以它们的原始“计数”再装入，从而能对存入ＦＩＦＯ存贮器的信息再读出或再写入。用逻辑电路给出两个状态输出信号，即满状态（或非满状态）及空状态（或非空状态）。（*该技术在2008年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】一般来讲，本专利技术涉及FIFO(先进先出)存贮器;更具体来讲本专利技术涉及对FIFO存贮器的一种控制电路。FIFO存贮器是众所周知的。一种类型的FIFO存贮器是由连接有控制电路的随机存取存贮器(RAM)所组成的。该控制电路用来控制向RAM的数据写入以及从RAM中的数据读出。像这样的FIFO系统，例如已由如下美国专利所揭示Helen等人1986年10月7日的美国专利US4，616，338;Huang等人1986年3月27日的美国专利US4，592，019;Torii等人1984年2月21日的美国专利US4，433，394;Suzuki等人1979年7月31日的美国专利US4，163，291;及Gray等人1971年8月24日的美国专利US3，601，809。以上这些已有技术的FIFO存贮器的某些缺点是它们不以信息的方式进行操作并且它们不能够从存贮器中再次读出数据或向存贮器再次写入数据。另外，它们所使用的可逆计数器相对来说大而复杂。本专利技术与现有技术的区别在于所使用的两个计数器中的每个计数器都还使用了一个附加位，当与适当的逻辑电路相配合运用时，可对该FIFO存贮器产生出状态(或控制)信号;也就是满状态信号或空状态信号。本专利技术是以“信息”方式进行操作的。在一个具体的实施方案中，本专利技术的运行给出了对存贮区域再次进行写入以及再次进行读出的能力。本专利技术并不采用可逆计数器，因而也随之得到很大简化。换句话说，本专利技术是用于向FIFO存贮器提供地址信息的FIFO(先进先出)存贮器电路的一种控制电路;该控制电路包括有给出第一个二进制信号的第一装置;给出第二个二进制信号的第二装置;用来有选择地对第一装置的输出信号进行接收和进行存贮的第一存贮装置;用来有选择地对第二装置的输出信号进行接收和进行存贮的第二存贮装置;用来将第一存贮装置的输出信号与第二装置的输出信号进行比较并产生出指示其比较结果的第一个控制信号的第一比较器;以及用来将第二存贮装置的输出信号与第一装置的输出信号进行比较并产生出指示其比较结果的第二个控制信号的第二比较器。换句话说，本专利技术是一个FIFO(先进先出)存贮器电路的控制电路;该控制电路包括有给出第一个二进制信号的第一装置;给出第二个二进制信号的第二装置;用来对第一个二进制信号及第二个二进制信号进行接收，并且选择第一个二进制信号或者选择第二个二进制信号作为其输出信号的多路转换器;用来将第一个二进制信号的最高有效位与第二个二进制信号的最高有效位进行比较并产生出指示其比较结果的第一控制信号的第一比较器;用来将第一个二进制信号次于最高有效位的各个位与第二个二进制信号次于最高有效位的各个位进行比较并且产生出指示其比较结果的第二控制信号的第二比较器;响应于该第一控制信号及第二控制信号，用来对存贮器电路究竟是处于满状态还是非满状态产生出指示信号的逻辑电路装置。再换句话来说，本专利技术是用于向FIFO(先进先出)存贮器提供地址信息的FIFO存贮器电路的一个控制电路，该控制电路包括有给出第一个二进制信号的第一计数器;给出第二个二进制信号的第二计数器;用来对第一个二进制信号及第二个二进制信号进行接收，并且选择第一个二进制信号或者选择第二个二进制信号作为其输出信号的多路转换器;用来有选择地对第一计数器的输出信号进行接收并存贮的第一存贮装置;用来有选择地对第二计数器的输出信号进行接收并存贮的第二存贮装置;用来将第一存贮装置的输出信号加给第一计数器的第一总线装置;用来将第二存贮装置的输出信号加给第二计数器的第二总线装置;用来将第一存贮装置的输出信号与第二计数器的输出信号进行比较并且产生出指示其比较结果的第一控制信号的第一比较器;以及用来将第二存贮装置的输出信号与第一计数器的输出信号进行比较并且产生出指示其比较结果的第二控制信号的第二比较器;借此，利用多路转换器除去最高有效位之外的输出信号去寻址该FIFO存贮器。以下，结合附图对本专利技术进行详细描述。其中在各附图里，凡是相同的部件均采用相同的数字、符号表示。附图说明图1是现有技术中FIFO存贮器简化了的方框图;图2是为利于理解本专利技术运行操作简化了的FIFO存贮器方框图;图3是根据本专利技术构成的FIFO存贮器的一个实施方案简化了的方框图;图4是根据本专利技术构成的FIFO存贮器的最佳实施方案简化了的方框图。图1以简化了的形式描述了根据公知技术所构成的一个FIFO存贮器电路10。电路10包括有FIFO控制电路11及FIFO存贮器12。FIFO存贮器12是有数据输入口13、数据输出口14及地址端口16的随机存取存贮器(RAM)。FIFO控制电路11包括有如图1所示相互连接起来的加法计数器17、加法计数器18、多路转换器19以及可逆计数器20。计数器17及18如图所示用时钟信号A进行同步。如图所示，加法计数器17及写入使启动输入端E，而加法计数器18有读出使启动输入端E。总线22将计数器18的输出信号加给多路转换器19的输入口A;总线23将计数器17的输出信号加给多路转换器19的输入口B。根据在控制端口21上的控制信号的选择，在多路转换器19的输出口C上，或者把来自输入口A的信号、或者把来自输入口B的信号传送给总线24。在此，加法计数器17是74F163型、加法计数器18是74F163型、多路转换器19是74F157型、而可逆计数器20是74F199型。假设，在FIFO存贮器电路10的起始状态，没有任何数据存贮在RAM12之中，因而计数器17及18的输出为零，而且计数器20在其输出端O上指示RAM12处于空状态(也就是输出端O是零)。假如要将数据存入RAM12，当把使启动信号(即，逻辑1)加到计数器17的输入端时，顺序地把数据送到了RAM12的输入口13。计数器17将其经过总线23加给多路转换器19的计数值进行递增。加到多路转换器19的控制输入端21上的控制信号使多路转换器19的输入口B连接到多路转换器19的输出口C上，于是也就连接到总线24，而后接到RAM12的地址端口16上。随后，把加到输入口13上的数据按照顺序定位单元而存入RAM12，并且由计数器17决定存入各单元的地址。假设现在把所有要存贮的数据都存入RAM12，然后现在我们想要再取回所有这些数据或某些数据(即从RAM12中读出数据)，那么则把读使启动信号(即逻辑1)加到加法计数器18的E输入端上。计数器18把经过总线22加给多路转换器19的计数值进行递增。加到多路转换器19的控制输入端21上的控制信号则使得多路转换器19的输入口A与多路转换器19的输出口C相连接起来，于是也就与总线24相连接起来，而后接到RAM12的地址端16上。随后，把相继的这些地址加到RAM12上，并且依次把这些地址定位单元中所存贮的数据加到RAM12的数据输出口14上。利用可逆计数器20保持对RAM12的状态跟踪，也就是说，RAM处于满状态、空状态、或在某些情况下处于这两种状态之间的一种状态。把来自计数器17输入端E上的写入使启动信号加到计数器20的加法计数输入端U上(在此所加给的信号使得计数器20对它的计数值进行递增，即加法计数)。把来自计数器18输入端E上的读出使启动信号加到计数器20的减法计数输入端D上(在此所加给的信号使得计数器20对它的计数值进行递减，即减法本文档来自技高网...

【技术保护点】
一个向ＦＩＦＯ（先进先出）存贮器装置（２１２）提供地址信息的ＦＩＦＯ存贮器电路（２１０）的控制电路（２１１）包括有：给出第一个二进制信号（２２３）的第一装置（２１７）；给出第二个二进制信号（２２２）的第二装置（２１８）；有选择地 接收并存贮上述第一装置输出信号的第一存贮装置（２４３）；有选择地接收并存贮上述第二装置输出信号的第二存贮装置（２４４）；将上述第一存贮装置（２４３）的输出信号与上述第二装置（２１８）的输出信号进行比较，并产生出指示其比较结果的第一控 制信号（２４６）的第一比较器装置（２４１）；以及将上述第二存贮装置（２４４）的输出信号与上述第一装置（２１７）的输出信号进行比较，并产生出指示其比较结果的第二控制信号（２４７）的第二比较器装置（２４２）。

【技术特征摘要】
【国外来华专利技术】CA 1987-10-14 5492741.一个向FIFO(先进先出)存贮器装置(212)提供地址信息的FIFO存贮器电路(210)的控制电路(211)包括有给出第一个二进制信号(223)的第一装置(217)；给出第二个二进制信号(222)的第二装置(218)；有选择地接收并存贮上述第一装置输出信号的第一存贮装置(243)；有选择地接收并存贮上述第二装置输出信号的第二存贮装置(244)；将上述第一存贮装置(243)的输出信号与上述第二装置(218)的输出信号进行比较，并产生出指示其比较结果的第一控制信号(246)的第一比较器装置(241)；以及将上述第二存贮装置(244)的输出信号与上述第一装置(217)的输出信号进行比较，并产生出指示其比较结果的第二控制信号(247)的第二比较器装置(242)。2.根据权利要求1中的控制电路，其中上述第一装置是计数器装置，上述第二装置也是计数器装置。3.根据权利要求2中的控制电路，还包括有接收上述第一个二进制信号及第二个二进制信号并且选择上述第一个二进制信号或者上述第二个二进制信号作为其输出信号的多路转换器装置(219);借此，利用该多路转换器输出的次于最高有效位信号去寻址上述FIFO存贮器。4.根据权利要求1、2或3中的控制电路，其中上述第二比较器包括有将上述第一个二进制信号(223)的最高有效位与上述第二存贮装置(244)输出信号的最高有效位进行比较，并产生出指示其比较结果的第三控制信号(249)的第三比较器圉(248);将上述第一个二进制信号(223)的次于最高有效位的各位与上述第二存贮装置(244)输出信号的次于最高有效位的各位进行比较，并产生出指示其比较结果的第四控制信号(252)的第四比较器装置(251);响应上述第三控制信号及上述第四控制信号，从而产生指示上述存贮器电路处于满状态或非满状态的上述第二控制信号(247)的逻辑装置(253)。5.一个向FIFO(先进先出)存贮器装置(212)提供地址信息的FIFO存贮器电路(210)的控制电路(211)包括有给出第一信号(223)的第一计数器装置(217);给出第二信号(222)的第二计数器装置(218);接收上述第一信号及上述第二信号并选择上述第一信号或者第二信号作为其输出信号的多路转换器装置(219);有选择地接收并存贮上述第一计数器装置信号的第一存贮装置(243);有选择地接收并存贮上述第二计数器装置输出信号的第二存贮装置(244);将上述第一存贮装置(243)的输出与上述第二计数器(218)的输出进行比较，并产生出指示其比较结果的第一控制信号(246)的第一比较器装置(241);以及将上述第二存贮装置(244)的输出与上述第一计数器装置(217)的输出进行比较，并产生出指示其比较结果的第二控制信号(247)的第二比较器装置(242);借此，利用上述多路转换器输出的次于最高有效位的信号去寻址上述FIFO存贮器。6.根据权利要求5中的控...

【专利技术属性】
技术研发人员：尤塞夫艾尔弗雷德吉达，马丁克洛德勒费弗尔，卡迈因安东尼奥钱奇贝洛，
申请(专利权)人：北方电信有限公司，
类型：发明
国别省市：CA[加拿大]