地址传输方法和装置制造方法及图纸

一个从若干来源传输地址的地址通路包括一个增值电路。该地址包括多个地址位和整位。在地址位被加到增值电路的同时，整位被加到可编程序的逻辑设备（ＰＬＤ）。在根据要求传输或增值该地址的同时，ＰＬＤ独立地生成若干变换位，以确定预示改变状态的地址位数的特征。此后，变换位被用于变换地址整位，以便与增值的地址一起传输。增值的地址，变换位，以及整位被逻辑地组合，以验证传输的和／或增值的地址不存在误差。（*该技术在2008年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及地址传输装置，尤其涉及用于验证正在传输的地址信息不存在错误的方法和装置。在一般情况下，尤其当传输的地址用于访问存储器设备时，许多数据处理系统不包括检验地址传输的装置。为了在这类情况下确保正确地进行存储器编址，先有技术的方法是把加入到存储器设备中的地址的奇偶校验位与数据的地址组合起来，并将结果信息存储到编址的位置。在随后的周期期间，所存储的结果位用于发信号，表示与访问的位置有关的错误出现或故障条件。这一方案的例子在美国专利3，789，204中描述过，该文题为“自校验数字存储系统”，由乔治·丁·巴娄专利技术。虽然上述方案对检测存储器故障或错误有效，但它只是对地址传输期间发生的错误进行间接检测。在传输的地址通过增量电路之处，这类传输的校验变得尤其重要。在这类方案中，不加进大量电路冗余，很难确保结果地址有效。也就是说，通用的方案已经提供了两个地址增量电路和一个比较电路。比较由两个增量电路产生的增量地址的比较电路能够校验不发生错误的增量操作。此后，可为校验的增量地址产生新的奇偶性。除了增加重复之外，上述方案要求大量时间校验不发生错误的地址传输。在当今的高速数据处理系统中，采用这类地址校验显然大大降低了系统性能。而且，已经进行了从虚拟到物理地址的转换操作(该操作包括奇偶校验位的生成，它延迟地址到存储器设备，例如超高速缓冲存储器，的传输)的被传输的地址也与上述问题引缠在一起。在这类方案中，所生成的与物理地址有关的奇偶校验位的利用率和物理地址的正常利用率之间在时间上的悬殊差异对系统性能产生了更为不利的影响，从而导致对执行这种地址转换的虚拟存储器管理装置有更加严格的要求。因此，本专利技术的一个主要目的是提供一种改进的方法和装置，以便通过一个带有增量电路的地址通路传输地址及其相关的整位。进一步说，本专利技术的更专门的目的是提供一种改进的方法和装置，用于校验地址的传输是否不存在错误。本专利技术的上述及其它目的在优选实施例中达到。本专利技术的方法及装置在流水线超高速缓冲存储器系统中(例如在述姆斯·W·基利等的专利申请中公开的)特别有用。在这种系统中，已经被处理装置的虚拟存储器管理装置(VMMU)转换的或从一个系统总线接收的地址被作为要求访问超高速缓冲存储器数据的一部分。为了按超高速缓冲存储器流水线级维护高性能，必须在特定的时间间隔内接收这些请求，否则将会损失有用的超高速缓存周期。另一个重要的条件是需要把提供给超高速缓冲存储器系统的地址增值。由于这种系统具有高可靠性是很重要的，所以，整位或奇偶校验位被包括在这类地址的某些部分中。本专利技术提供的方法和装置用于生成整位，以通过具有增值电路的地址通路传输地址，并且校验所进行的传输是否不存在错误。要做到这一步就要将整位从每个地址中分离出来，并生成相应数量的变换位，这些变换位指示出地址中若干位状态的预定变化的预定特性。然后，用这些变换位把原始整位变换成用于增值地址的整位。将地址的整位分别变换为用于增值的地址的整位，在最少的时间里可完成这两项操作。此外，本专利技术允许地址及其整位之间在出现时间上的悬殊判别。这减少了强加于地址源(例如一个VMMU)上的时间限制。也就是说，它维护了地址接收装置内(例如较佳实施例的超高速缓冲存储器)的高性能级。本专利技术通过所提供的校验无误差地址增值和/或传输的方法及装置促进了可靠性。这是靠把增值的地址，变换位，以及未增值地址的整位逻辑地组合起来而完成的。当指示出一个误差时，则该逻辑结果被用来补偿超高速缓存目录周期，并强加一个超高速缓存失误条件。为了允许地址及其整位在出现时间上的更大悬殊差异，最后出现的未增值地址的整位被组合到增值地址和变换位的组合结果中。在优选实施例中，生成变换位的运算由一个可编程序的逻辑设备(PLD)来执行。根据本专利技术，较佳实施例中的PLD生成变换位，其方法是从接收的地址判断预定特性，看看通过对地址增值而预期改变的位数是否为一个奇数。在那些地址及其整位同时出现的系统中，PLD可以用同样方法把接收的地址的整位变换为增值的地址的整位。在这种情况下，PLD执行生成变换位並根据变换位的状态补充接收地址的整位。体现本专利技术特性的新颖性表现在其体系结构及操作方法之中，参照下面的说明及其附图可以更好地理解本专利技术的目的及优点。可是，所示附图的目的旨在描述而不是对本专利技术的定义之限制。附图说明图1是一个超高速缓存子系统的块图，它综合了本专利技术的方法和装置。图2a和2b更加详细地对图1的超高速缓存子系统的部分作了图解。图3(包括图3-1和图3-2)和4是分别解释本专利技术的方法和装置的操作方法的流程和定时图。图1以块图形式给出，超高速缓存子系统的结构14-6综合了本专利技术的方法和装置。如图所示，超高速缓存子系统14-6从多个来源14-1至14-15接收存储器请求。这些来源包括一对中央处理器(CPU)子系统14-2和14-4，一个系统总线源14-1和一个置换地址寄存器(RAR)源14-5。每个CPU子系统14-2和14-4中都包括一个虚存管理装置(VMMU)，用于把CPU虚地址转换为实地址，作为存储器请求的一部分提交给超高速缓存子系统14-6。系统总线源14-1包括一个耦合到系统总线和置换地址寄存器(RAR)源14-5上的FIFO子系统。该FIFO子系统除了接收来自于存储器请求(它由超高速缓冲存储器子系统14-6转送到系统总线)的任何新的数据结果之外，还接收连接在总线上的任何装置之间传输的信息。超高速缓存子系统14-6被编入一个源地址生成部分和两个分开的流水线级，其中，每一组具有自己的译码和控制电路。源地址生成部分包括执行源地址选择和生成任务的块14-62至14-65。如图所示，第一个流水线级是一个地址级，它包括目录和相关的存储器电路块14-66至14-76。这一级执行锁存生成的源地址，目录查找及命中比较的任务。第一个流水线级以层次号和列地址的形式提供输出信息。第一个流水线级的操作由子系统14-6中的定时和控制电路生成的定时信号计时。从第一级输出的信息立即传输到第二个流水线级，而第一级留作下一个源请求用。第二个流水线级是数据级，并且如图所示包括数据缓冲器和相关的存储器电路块14-80至14-87。这一级实现访问来自缓冲存储器14-88和14-90的请求数据或用来自系统总线14-1的数据置换/存储数据的功能。第二流水线级提供一个36位字，用于对CPU子系统14-2和14-4之一的传输。第二个流水线级的操作仍然由超高速缓存子系统定时和控制电路生成的定时信号计时。图1的每个子系统源的基本定时由超高速缓存子系统定时和控制电路设置。这种控制允许CPU子系统14-2和14-4以及包括RAR源14-5的总线14-1对超高速缓存子系统14-6的无冲突共享。这些电路在有关的专利申请中作了更详尽的描述，简单地说，这些电路包括地址选择逻辑电路，它产生出控制信号，规定地址选择器14-62选择出子系统14-2，14-4或14-1/14-5中的一个，作为请求地址源。定时电路还包括流水线时钟电路，用于确定能够将流水线的起动初始化的超高速缓冲存储器周期的不同类型。这导致根据每个具有信号WRTPLS，PIPEOAtOA和PIPEOB+OA的请求产生一系列按预定顺序排列的信号。也就是说，第一和第二个信号分别本文档来自技高网...

【技术保护点】
一种对通过具有增值电路的地址通路从多个来源中的任何一个接收到的地址传输的完整性进行校验的方法，所述地址包括多个整位，并且所述方法包括下列步骤：（ａ）将所述若干整位从所述接收的地址中分离出来；（ｂ）存储所述接收的若干整数；（ｃ）产 生若干变换位，作为所述接收的地址的函数，不论该地址是否正被所述增值电路增值；（ｄ）存储所述若干变换位；（ｅ）根据所述变换位的状态对所述整位求补；以及（ｆ）将所述增值的地址与变换的整位一起传输到应用设备。

【技术特征摘要】
1.一种对通过具有增值电路的地址通路从多个来源中的任何一个接收到的地址传输的完整性进行校验的方法，所述地址包括多个整位，并且所述方法包括下列步骤(a)将所述若干整位从所述接收的地址中分离出来；(b)存储所述接收的若干整数；(c)产生若干变换位，作为所述接收的地址的函数，不论该地址是否正被所述增值电路增值；(d)存储所述若干变换位；(e)根据所述变换位的状态对所述整位求补；以及(f)将所述增值的地址与变换的整位一起传输到应用设备。2.根据权利要求1的方法，其中，所述方法包括步骤(g)检验步骤(8)的所述增值的地址和所述变换的整位，以验证所传输的和/或增值的所述接收的地址不存在误差。3.根据权利要求1的方法，其中，所述步骤(g)包括步骤(1)将所述增值的地址与所述变换位进行逻辑组合，以产生第一个结果;以及(2)将所述第一个结果与所述接收的地址的所述整位逻辑地组合，以便允许与此有关的所述地址和所述整位之间在出现时间上的最大限度延迟。4.根据权利要求1的方法，其中，所述应用设备是一个超高速缓冲存储器。5.根据权利要求1的方法，其特征在于，步骤(c)包括步骤(1)检测所述接收的地址是否将被增值;(2)如果步骤1指示无增值，则将变换位置为第一个状态;(3)如果步骤1指示增值，且如果预示改变的所述地址的位数是偶数，则将变换位置为所述第一个状态;以及(4)如果步骤1指示增值，且如果预示改变的所述地址的位是奇数，则将变换位置为第二个状态。6.根据权利要求5的方法，其中，所述接收的地址包括许多字节，并且步骤3和4都包括步骤(a)检验所述地址的每个字节，并当预示由增值改变的所返字节中的所述位数是奇数时，对与此有关的整位求补;以及(b)重复步骤(a)，直至全部字节已被检验。7.一种为通过具有增值电路的地址通路从多个传输来源中任何一个接收的地址生成整位的方法，所述地址包括若干整位，并且所述方法包括步骤(a)将所述地址的至少一个部分加到所述增值电路，用于产生增值一个预定量的地址;(b)将所述地址的所述部分以及相应于所述若干整位的之一加到一个可编程序的逻辑设备;(c)用所述设备将所述若干整位中相应的一个整位变换为所述增值的地址的整位，作为所述接收的地址的函数，而不论该地址是否被所述增值电路增值;以及(d)将包括所述若干整位在内的所述未增值的地址或所述增值的地址及其变换的整位传输到一个应用设备。8.根据权利要求7的方法，其中，所述方法包括步骤(e)检验步骤(c)的所述增值的地址和所述变换的整位，以验证传输的和/或增值的所述接收的地址不存在误差。9.根据权利要求7的方法，其中，所述步骤(e)包括步骤(1)将所述增值的地址与所述变换的整位逻辑地组合，以产生误差发生指示。10.根据权利要求7的方法，其中，步骤(c)包括步骤(1)检测所述接收的地址是否被增值;(2)如果步骤1指示无增值，则进行整位的无变换传输;(3)如果步骤1指示增值，且如果预定改变的所述地址的位数是偶数，则进行整位的无变化传输;(4)如果步骤1指示增值，且如果预示改变的所述地址的位数是奇数，则对该整位求补。11.一种用于校验通过具有增值电路的地址通路从任何一个来源接收的地址的传输完整性的装置，所述地址包...

【专利技术属性】
技术研发人员：乔治巴洛，詹姆斯基利，切斯特尼比，
申请(专利权)人：霍尼韦尔布尔公司，
类型：发明
国别省市：US[美国]