缓冲器电路制造技术

提供了一种能够抑制电源电压或地电位波动或偏差的缓冲器电路，包括具有ＣＭＯＳ结构的第一和第二反相器电路，以及均衡电路。第一和第二反相器电路各由控制信号激活时，均衡电路处于高阻抗状态，第一和第二反相器电路分别产生第一和第二输出信号。反之均衡电路处于低阻抗状态，第一和第二反相器电路的输出端通过均衡电路彼此相连，使第一和第二反相器电路的第一和第二输出信号大致处于第一和第二逻辑状态中间的状态。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及缓冲器电路，更具体地涉及一种能够抑制由于具体信号的逻辑状态的改变造成的电源电压或地电位波动或偏差的缓冲器电路，其优选用于地址缓冲器电路，该电路向半导体存储器件的存储部分输出诸如地址信号之类的低阻抗状态的输出信号。附图说明图1显示了常规半导体存储器件的地址缓冲器电路的例子。如图1所示，现有技术的地址缓冲器电路102包括输入级104、第一、第二、第三和第四反相器电路106、108、110和112、地址转变检测(ATD)电路114、以及波形合成脉冲发生器电路116。出于简化说明的目的，只在图1中显示了一位地址的结构。但是，显然根据地址的位数，电路102实际上可以包括多个与图1所示的结构相同的部分。输入级104是双输入NOR门，包括串联连接的两个p沟道金属氧化物半导体场效应晶体管(MOSFET)131和132，以及并联连接的两个n沟道MOSFET 133和134。P沟道MOSFET 131的源极与加载有供电电源Vcc的电源线连接，而MOSFET 131的漏极则与p沟道MOSFET 132的源极连接。p沟道MOSFET 132的漏极与n沟道MOSFET 133和134耦本文档来自技高网...

【技术保护点】
一种缓冲器电路，包括： （ａ）第一反相器电路，其包括具有第一导通类型沟道的第一ＭＯＳＦＥＴ和具有第二导通类型沟道的第二ＭＯＳＦＥＴ，第二导通类型与第一导通类型相反； 所述第一ＭＯＳＦＥＴ的栅极和所述第二ＭＯＳＦＥＴ的栅极连在一起，形成所述第一反相器电路的输入端； 第一逻辑状态的第一输入信号加到所述第一反相器电路的输入端； 所述第一ＭＯＳＦＥＴ沟道的一端和所述第二ＭＯＳＦＥＴ沟道的一端连在一起，形成所述第一反相器电路的输出端； （ｂ）第二反相器电路，其包括具有第一导通类型沟道的第三ＭＯＳＦＥＴ和具有第二导通类型沟道的第四ＭＯＳＦＥＴ； 所述第三ＭＯＳＦＥＴ的栅...

【技术特征摘要】
JP 1999-10-18 295556/19991．一种缓冲器电路，包括(a)第一反相器电路，其包括具有第一导通类型沟道的第一MOSFET和具有第二导通类型沟道的第二MOSFET，第二导通类型与第一导通类型相反；所述第一MOSFET的栅极和所述第二MOSFET的栅极连在一起，形成所述第一反相器电路的输入端；第一逻辑状态的第一输入信号加到所述第一反相器电路的输入端；所述第一MOSFET沟道的一端和所述第二MOSFET沟道的一端连在一起，形成所述第一反相器电路的输出端；(b)第二反相器电路，其包括具有第一导通类型沟道的第三MOSFET和具有第二导通类型沟道的第四MOSFET；所述第三MOSFET的栅极和所述第四MOSFET的栅极连在一起，形成所述第二反相器电路的输入端；将与第一逻辑状态相反的第二逻辑状态的所述第二输入信号加到所述第二反相器电路的输入端；所述第三MOSFET的沟道的一端和所述第四MOSFET的沟道的一端连在一起，形成所述第二反相器电路的输出端；(c)均衡电路，用于对所述第一反相器电路的第一输出信号和所述第二反相器电路的第二输出信号相互均衡，该均衡电路包括具有第一导通类型沟道的第五MOSFET和具有第二导通类型沟道的第六MOSFET；所述第五MOSFET的沟道的一端和所述第六MOSFET的沟道的一端连在一起，连接到所述第一反相器电路的输出端；所述第五MOSFET的沟道的另一端和所述第六MOSFET的沟道的另一端连在一起，连接到所述第二反相器电路的输出端；所述第五MOSFET的栅极和所述第六MOSFET的栅极分别施加有相反逻辑电平的控制信号，从而将所述均衡电路设置为高阻抗状态或低阻抗状态；(d)第一开关电路，用于将所述第一MOSFET的沟道的另一端与第一电源线连接，或将其与第一电源线断开；所述第一开关电路包括具有第一导通类型沟道的第七MOSFET；所述第七MOSFET沟道的一端与所述第一MOSFET的沟道另一端连在一起；所述第一开关电路由施加到所述第七MOSFET栅极上的控制信号切换；(e)第二开关电路，用于将所述第二MOSFET沟道的另一端与第二电源线连接，或将其与第二电源线断开；所述第二开关电路包括具有第二导通类型沟道的第八MOSFET；所述第八MOSFET沟道的一端与所述第二MOSFET的沟道另一端连在一起；所述第二开关电路由施加到所述第八MOSFET栅极上的控制信号切换；(f)第三开关电路，用于将所述第三MOSFET沟道的另一端与所述第一电源线连接，或将其与所述第一电源线断开；所述第三开关电路包括具有第一导通类型沟道的第九MOSFET；所述第九MOSFET沟道的一端与所述第三MOSFET的沟道另一端连在一起；所述第三开关电路由施加到所述第九MOSFET栅极上...

【专利技术属性】
技术研发人员：吉冈修平，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]