用于测量高速存储器汇流排的装置制造方法及图纸

一种用于测量高速存储器汇流排的模块装置，包括多个存储器芯片和多个高密度连接头，这些存储器芯片焊接在一块多层电路板的正面，而高密度连接头则焊接在同一块多层电路板的背面。存储器芯片可以接收和产生多个存储器汇流排信号，而这些存储器汇流排信号则分成多个信号组。这些信号组电连接于可供直接连接电子测量仪器测试夹接组的上述高密度连接头，以便正确地测量这些存储器信号组。多层电路板具有连接存储器汇流排信号的多个连接点，能在插入至主板的插槽时，使存储器芯片与电脑主板之间的存储器汇流排信号形成电通路。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于测量高速存储器汇流排的装置，特别涉及适用于测量双倍数据速率(Double Data Rate，DDR)同步动态随机存取存储器(Synchronous Dynamic Random Access Memory，SDRAM)的装置。
技术介绍
近来有愈来愈多的半导体制造商、处理器和芯片制造商以及主板制造商采用双倍数据速率(Double Data Rate，DDR)存储器技术，并且广泛应用在许多不同的系统平台上，包括台式电脑、工作站、伺服器、笔记型电脑、便携型、电脑网络及通讯产品上。目前的DDR存储器模块，以台式电脑使用的双列直插式存储器模块(Dual In-Line Memory Module，DIMM)为例，其存储器数据汇流排宽度达到64位，而数据速率更可以达到333MHz，除此之外，DDR存储器技术还运用了信号源同步汇流排的设计，这些因素都增添了设计上的挑战也提高了验证和纠错的困难度。电子测量仪器，如示波器、逻辑分析仪，常被用来纠错与验证芯片以及系统的设计。传统上，元件或系统上的待测信号可以焊上导线以利电子测量仪器测试棒的夹接，或是在电路基板上预留测试点使测试棒容易探测，然而，面对64位的存储器数据汇流排宽度，焊接或预留如此多的导线、测试点，将是件不切实际的工作。特别是在测量如DDR存储器汇流排之类的高速信号时，以上的作法将会破坏信号的完整性而造成严重的信号失真问题，不仅影响测量的品质，更甚者，会造成系统无法正常工作。由于电子测量仪器与待测信号实体和电连接品质是测量好坏的关键所在，如何解决电子测量仪器的连接问题，成为设计发展DDR存储器技术上的重要课题。
技术实现思路
因此，本专利技术的目的是提供一种装置，可以使电子测量仪器轻易地连接至待测存储器汇流排而不会破坏其信号完整性。为实现上述目的，本专利技术提供一种适用于测量高速存储器汇流排的装置，其包括一多层电路板、多个存储器芯片以及多个高密度连接头。该些存储器芯片可接收和产生多个存储器汇流排信号，而该些存储器汇流排信号则分成多个信号组。该些高密度连接头电连接该些信号组，如此可直接连接一电子测量仪器的测试夹接组以便测量该些信号组。至于多层电路板则是具有连接该些存储器汇流排信号的多个连接点，用以在插入至电脑主板的存储器插槽时，使该些存储器芯片与电脑主板之间的存储器汇流排信号形成电通路。其中，该些存储器芯片焊接在该多层电路板的正面之上，而该些高密度连接头则焊接在同一块多层电路板的背面之上。根据本专利技术的优选实施例，上述多个存储器芯片属DDR SDRAM，再者，虽然上述多层电路板的背面焊接着上述多个高密度连接头，上述多个信号组在多层电路板的布线路径、走线长度和宽度仍然符合电子元件工程联合会(Joint Electronic Device Engineering Council，JEDEC)的规范，以满足DDR SDRAM对存储器汇流排信号品质和设定/保留时间的要求，使该些高密度连接头对待测信号的干扰达到最小，如此电子测量仪器可通过高密度连接头轻易且正确地测量到DDR SDRAM的存储器汇流排信号。附图说明为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下，图中图1A、1B是根据本专利技术DDR SDRAM存储器模块的正面和背面示意图；图2A、2B图是本专利技术优选实施例的电路框图；以及图3是本专利技术连接电子测量仪器测试夹接组以进行测量高速存储器汇流排的示意图。附图中的附图标记说明如下100 存储器模块 112 多层电路板正面110 多层电路板 114 多层电路板背面120a-d 存储器芯片 WE 写入使能信号130 连接点 CAS 行地址选通信号140a-c 高密度连接头 RAS 列地址选通信号 302存储器插槽 A[120]地址信号310逻辑分析仪 BA[10]组地址信号312高密度转接器及缆线 DM[70]数据屏蔽信号CK0、CK1 正时钟脉冲信号 DQS[70] 数据选通信号CK0、CK1负时钟脉冲信号 DQ[630] 数据信号CS芯片选择信号具体实施方式根据本专利技术，适于测量高速存储器汇流排的装置可用小型双列直插式存储器模块(Small Outline Dual In-Line Memory Module，SO-DIMM)的形式实施，参考图1A，存储器模块100包括4颗DDR SDRAM芯片120a-d焊接在一块多层电路板110的正面112，每颗DDR SDRAM芯片其存储器组织型态均为x16，以提供64位的数据汇流排宽。为了能够轻易地连到电子测量仪器的测试夹接组，并达到高品质的连接目的，如图1B所示，同一块多层电路板110的背面114还焊接着3个高密度连接头140a-c，因此，在纠错与验证阶段，电子测量仪器的测试夹接组可以很容易地通过高密度连接头140a-c来探测存储器模块100上的待测信号。此外，以SO-DIMM为例，多层电路板110的正、背面在其板侧上共有200个连接点，这些连接点130在存储器模块100插入至电脑主板上的存储器插槽时，使存储器芯片120a-d与电脑主板之间的存储器汇流排信号形成电通路。为使本专利技术的特征能更明显易懂，接下来配合图2A、2B中优选实施例的电路框图，进一步地说明本专利技术。存储器芯片120a-d可接收和产生多个存储器汇流排信号，这些存储器汇流排信号包括时钟脉冲使能信号CKE、正时钟脉冲信号CK0和CK1、负时钟脉冲信号CK0和CK1、芯片选择信号CS、写入使能信号WE、行地址选通信号CAS、列地址选通信号RAS、地址信号A[120]、组地址(bank address)信号BA[10]、数据屏蔽信号DM[70]、数据选通(data strobe)信号DQS[70]以及数据信号DQ[630]。这些存储器汇流排信号加上电源信号均连接至多层电路板110板侧上的连接点130，以利主板上的其它元件进行存储器芯片120a-d数据的存取。如图所示，4颗存储器芯片120a-d均通过多层电路板110板侧上的连接点130接收CKE、CS、WE、CAS、RAS、A[120]以及BA[10]，再者，CK0、CK0输入至存储器芯片120a和120b、而CK1、CK1输入至存储器芯片120c和120d；在写入数据时，存储器芯片120a通过连接点130接收DM0、DM1、DQS0、DQS1和DQ[150]，存储器芯片120b通过连接点130接收DM2、DM3、DQS2、DQS3和DQ，存储器芯片120c通过连接点130接收DM4、DM5、DQS4、DQS5和DQ，而存储器芯片120d则通过连接点130接收DM6、DM7、DQS6、DQS7和DQ；另一方面在数据读取时，存储器芯片120a通过连接点130输出DQS0、DQS1和DQ[150]，存储器芯片120b通过连接点130输出DQS2、DQS3和DQ，存储器芯片120c通过连接点130输出DQS4、DQS5和DQ，而存储器芯片120d则通过连接点130输出DQS6、DQS7和DQ。为了让DDR SDRAM存储器汇流排信号中重要的时序关键信号在多层电路板110上有相同的负载和布局特性，这些存储器汇流排信本文档来自技高网...

【技术保护点】
一种用于测量高速存储器汇流排的模块装置，至少包括： 多个存储器芯片，接收和产生多个存储器汇流排信号，该些存储器汇流排信号分成多个信号组； 多个高密度连接头，电连接该些信号组，可供直接连接一电子测量仪器的测试夹接组以测量该些信号组；以及 一多层电路板，具有连接该些存储器汇流排信号的多个连接点，用以在该多层电路板插入至一电脑主板的一存储器插槽时，使该些存储器芯片与该电脑主板之间的该些存储器汇流排信号形成电通路； 其中，该些存储器芯片焊接在该多层电路板的一第一表面上，而该些高密度连接头则焊接在该多层电路板的一第二表面上。

【技术特征摘要】
1.一种用于测量高速存储器汇流排的模块装置，至少包括多个存储器芯片，接收和产生多个存储器汇流排信号，该些存储器汇流排信号分成多个信号组；多个高密度连接头，电连接该些信号组，可供直接连接一电子测量仪器的测试夹接组以测量该些信号组；以及一多层电路板，具有连接该些存储器汇流排信号的多个连接点，用以在该多层电路板插入至一电脑主板的一存储器插槽时，使该些存储器芯片与该电脑主板之间的该些存储器汇流排信号形成电通路；其中，该些存储器芯片焊接在该多层电路板的一第一表面上，而该些高密度连接头则焊接在该多层电路板的一第二表面上。2.一种高速存储器，至少包括一电路板，具有多个连接点，用以连接一电脑主板的一插槽；多个存储器芯片，其中当该电路板连接该插槽时，该些存储器芯片与该电脑主板之间经由该电路板形成电通路，该多个存储器芯片与该电脑主板之间传送多个存储器汇流排信号；以及多个高密度连接头，位于该电路板的表面，电连接该些存储器汇流排信号，可供直接连接一电子测量仪器的测试夹接组以测量该些信号。3.如权利要求2所述的高速存储器，其中该些存储器汇流排信号分成多个信号组。4.如权利要求3所述...

【专利技术属性】
技术研发人员：李良珉，刘俊廷，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]