通过将位线保持在固定电势来早写入存储器的系统和方法技术方案

公开了一种系统和方法，用于当设置读出放大器（５１）时，通过仅将真位线（ＢＴ０）和参考位线（ＢＣ０）之一保持在诸如地的固定电势来在存储周期内及早写入。读出放大器（５１）将在真位线（ＢＴ０）和参考位线（ＢＣ０）之间的小电压差放大为预定的高压和低压逻辑电平，以便向存储单元写入一个数据。以这种方式，可以大致与读取同时地完成写入，而没有损坏在存储器中的相邻位线上的数据的风险。通过位开关（Ｔ１）而不是利用在读出放大器（５１）的本地预先充电器件，来在传导路径中将位线预先充电到固定电势。为了写入，位开关（Ｔ１）和写入路径晶体管（Ｔ３）向真位线（ＢＴ０）和参考位线（ＢＣ０）之一施加固定电势。当设置读出放大器时，在当前未被写入的这样的其他存储单元上的位开关（Ｔ１）将连接到那些存储单元的位线隔离，以便当所选择的存储单元被写入的时候，在未被写入的这样的存储单元内的存储内容被刷新（写回）。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路存储器，并具体涉及集成电路存储器，特别是动态随机存取存储器(DRAM)，其中从在位线上存在的小电压信号来检测所存储的内容。
技术介绍
现有的DRAM一般比静态随机存取存储器(SRAM)或只读存储器(ROM)的存取速度慢。传统上，DRAM已经被制造为独立的集成电路芯片，它们存储大量的数据，用于比磁或光盘媒体更快地存取，并且具有较低的价格和较低的功耗。相反，SRAM和ROM通常提供比DRAM更快的存取，但是经常具有较高的价格和功耗，因为这些存储器类型需要每个所存储的数据比特更大的器件计数，这增加了成本和密度。近来，对于使用DRAM作为集成电路的几个元件之一的兴趣增加，诸如“芯片上的系统”，它也可以包括逻辑或线性电路或其他电路类型。这样的DRAM元件已被称为嵌入的DRAM或“EDRAM”。使用嵌入的DRAM的目标包括以快速的存取时间但是以比SRAM更小的成本和功耗获得可能的大量可容易重写的存储量。面对现有的DRAM的一个问题是它向一个存储单元写入新的数据的时间大于在那个存储单元读取或刷新所述数据的时间。参照图1和2可以明白这个问题。具体上，图1示出了当读取现有技术的DRAM存储单元时有效的信号。读取操作以字线电压10开始，所述字线电压10从静态值(在此情况下为大约-0.4伏特)上升到激活值，所述激活值使得存储单元的存取晶体管导通(conduct)。由存储单元中的电容器存储的电荷随后开始流过在位线上的晶体管而到达读出放大器。在读出放大器，在位线BT上的电压12和在参考位线BC上的电压14之间产生小压差信号11，所述参考位线BC未连接到被读取的存储单元。读出放大器将小摆幅(swing)信号、例如在位线BT和参考位线BC之间的“模拟”信号转换为全摆幅逻辑电平信号，用于向存储单元存储数据或从存储单元传送数据。在小电压信号11出现后，读出放大器通过信号SETP 16被设置、即被触发，以便将小电压信号11放大为全摆幅逻辑电平。这导致位线电压12和参考位线电压14从它们的初始小电压差分离到各自的预定高和预定低逻辑电平，在这种情况下分别是大约1.2V和0.0V。存储在存储单元中的电压在图1中由曲线18表示。相反，在传统的DRAM中的一些写入操作的执行需要比读取操作更长的时间。参见图2，在当前存储低逻辑电平、即“0”的存储单元中写入高逻辑电平、即“1”的操作被称为“Read_0_Modify_Write_1(读取_0_修改_写入_1)”。这个写操作的开始是通过读取包含“0”的存储单元、然后强制所述存储单元存储相反的值“1”。初始的读取步骤对于防止在相邻的位线上的存储单元的所存储内容被破坏是必要的。在一个存储单元被从“0”状态重写入“1”的同时，由同一字线存取的其他位线上的存储单元被读取和“写回”它们已经存储的相同数据。如图2所示，读取修改写入操作以与读取操作相同的方式开始，其中字线电压10从静态值向激活值上升。由存储单元中的电容器存储的电荷随后开始通过位线上的晶体管而流向读出放大器，其中在位线BT上的电压22和在参考位线BC上的电压20之间产生小压差信号21，所述参考位线BC未连接到被写入的存储单元。在小电压信号21出现后，信号SETP 16设置读出放大器，这导致将小电压信号21分别放大为在参考位线BC和位线BT上的预定高和预定低的逻辑电平，它们反映出存储在存储单元中的原始“0”值数据。在图2所示的现有技术DRAM操作中，在位线BT和参考位线BC上的电压22、20仅仅在读出放大器被设置后被强制为新的电平。在读出放大器被设置后，电压20、22分别几乎完全地达到所述高和低逻辑电平。然后，位线和参考位线电压进行相反的过程而达到写入操作所要求的相反电平。在写入之前执行初始读取所需要的时间使得在存储单元中的电压24比在读取操作中需要更长的时间来上升。与图1所示的读取操作相比较，在读取修改写入操作中，存储单元电压上升到最后值的90％比在读取操作中需要多30％的时间，这通过将图1的间隔t0-t1与图2的t0’-t1’相比较可以明显看出。迄今，执行读取修改写入操作需要更长的时间已经被认为是可以接受的。这是因为将位线信号电平太快地强制到新的值可能由于在被写入的位线和相邻的位线之间的线到线的噪声耦合而损坏其他存储单元中的数据。迄今，还没有一种向存储单元迅速地写入新的值而没有损害由相邻的位线存取的存储单元中数据的风险的方式。
技术实现思路
因此，在本专利技术的目的中，每个目的可能替代其他的目的或与其他的目的相结合，这些目的如下本专利技术的一个目的是以与读取操作一样少的时间来执行对存储单元的写入操作。本专利技术的另一个目的是向存储单元迅速地执行写入操作而没有损害由相邻的位线存取的存储单元中数据的风险。本专利技术的另一个目的是提供一种系统，其中通过连接到主读出放大器的多个位开关而在传导路径(conduction path)上执行预先充电。本专利技术的另一个目的是通过下列方式来执行写入操作仅将真位线和参考位线中的一个保持在固定电势，并且设置读出放大器来将在真位线和参考位线之间的小电压差放大为预定的高和低逻辑电平，以便向存储单元存储一个数据。因此，在本专利技术的一个方面，提供了一种包括存储器的集成电路，它被适配来通过多个位开关向存储单元写入一个数据，当设置读出放大器时，所述位开关仅将真位线和参考位线中的一个保持在固定电势，所述读出放大器被适配来将在真位线和参考位线之间的小电压差放大为预定的高电压和预定的低电压。真位线随后在预定的高电压和预定的低电压之一，并且这个电压被传送到存储单元以写入所述数据。在本专利技术的更优选的方面，被写入的存储单元和其他存储单元通过字线存取。当设置连接到那些位线的读出放大器的时候，在当前未写入的其他存储单元上的多个位开关被适配来隔离与那些存储单元连接的真位线和参考位线，以便在写入所选择的存储单元时刷新未被写入的这些存储单元的存储内容。附图说明图1和2是分别图解现有技术的读取和读取修改写入操作的时序图。图3-4是示出本专利技术的一个优选实施例的电路图。图5是图解本专利技术的一个优选实施例的写入和读取操作的时序图。具体实施例方式本专利技术提供了一种当设置读出放大器时，通过仅将真位线和参考位线，即互补位线，中的一个保持在诸如地的固定电势而向存储单元写入一个数据的系统和方法。因此，在所述方法的步骤中，真位线和参考位线被按照顺序预先充电到固定电势。然后，为了写入，真位线和参考位线之一被保持在固定电势。在激活字线之后，在真位线和参考位线之间出现小压差。读出放大器随后被设置，它将小电压差放大为全摆幅信号，所述全摆幅信号是在真位线和参考位线之一上的预定高电压(Vdd)和在另一个上的预定低电压(地)。通过存储在真位线上存在的高压或低压来写入所述存储单元。本专利技术也提供了一种新型的方式来预先充电真位线和参考位线而不使用位于主读出放大器的预先充电器件。相反，当其中的器件连接到诸如地的预先充电电势的时候，通过接通连接到扇入(fan-in)配置的位开关来执行预先充电。因此，位开关提供用于预先充电所述位线的传导路径。因此，在其中真位线和参考位线被初始地预先充电到地的这样的系统中，以下列方式来将低电压电平(地)作为“0”存储到存储单元。字线被激活。真位线被保持在地，而本文档来自技高网...

【技术保护点】
在集成电路中，一种向存储器阵列的存储单元写入一个数据的方法，所述存储单元存储由字线和连接到所述存储单元的真位线（ＢＴ０）存取的一个数据，所述存储单元通过所述真位线连接到读出放大器（５１），所述读出放大器（５１）被适配来将在所述真位线和参考位线（ＢＣ０）之间的小电压信号区分为全摆幅信号，所述全摆幅信号是在所述真位线（ＢＴ０）和所述参考位线（ＢＣ０）之一上的预定高压以及在所述真位线（ＢＴ０）和所述参考位线（ＢＣ０）的另一个上的预定低压，所述小电压信号具有比所述全摆幅信号更小的信号摆幅，所述方法包括激活所述位线，以便在所述真位线和所述参考位线上出现小电压信号，其中所述方法还特征在于：在设置所述读出放大器（５１）以区分所述小电压信号（９０）之前，响应于写入输入，仅将所述真位线（ＢＴ０）和所述参考位线（ＢＣ０）中 的一个保持在固定电势；和其后，设置所述读出放大器（５１），从而向所述存储单元写入一个数据，所述数据具有一个值，按照这个值，所述真位线（ＢＴ０）和所述参考位线（ＢＣ０）之一被保持在所述固定电势。

【技术特征摘要】
US 2001-6-29 09/896,7461.在集成电路中，一种向存储器阵列的存储单元写入一个数据的方法，所述存储单元存储由字线和连接到所述存储单元的真位线(BT0)存取的一个数据，所述存储单元通过所述真位线连接到读出放大器(51)，所述读出放大器(51)被适配来将在所述真位线和参考位线(BC0)之间的小电压信号区分为全摆幅信号，所述全摆幅信号是在所述真位线(BT0)和所述参考位线(BC0)之一上的预定高压以及在所述真位线(BT0)和所述参考位线(BC0)的另一个上的预定低压，所述小电压信号具有比所述全摆幅信号更小的信号摆幅，所述方法包括激活所述位线，以便在所述真位线和所述参考位线上出现小电压信号，其中所述方法还特征在于在设置所述读出放大器(51)以区分所述小电压信号(90)之前，响应于写入输入，仅将所述真位线(BT0)和所述参考位线(BC0)中的一个保持在固定电势；和其后，设置所述读出放大器(51)，从而向所述存储单元写入一个数据，所述数据具有一个值，按照这个值，所述真位线(BT0)和所述参考位线(BC0)之一被保持在所述固定电势。2.按照权利要求1的方法，还特征在于激活所述字线和响应于读取输入，隔离所述真位线(BT0)和所述参考位线(BC0)，其后设置所述读出放大器(51)，以便从所述存储单元中读取一个存储数据。3.按照权利要求1的方法，还特征在于所述固定电势是地，并且所述方法还包括分别通过第一和第二位开关(T1)将所述真位线(BT0)和所述参考位线(BC0)连接到一个真扇节点(FT)和一个互补扇节点(FC)，以便当所述真扇节点(FT)和所述互补扇节点(FC)的对应一个接地并且同时所述第一和所述第二位开关(T1)导通时，所述真位线(BT0)和所述参考位线(BC0)中的所述那个被接地。4.按照权利要求3的方法，还特征在于在激活所述字线之前，将所述真扇节点和所述互补扇节点预先充电到地。5.按照权利要求1的方法，其特征在于所述存储器阵列还包括第二存储单元，所述第二存储单元存储由所述字线和连接到所述第二存储单元的第二真位线(BT1)存取的一个数据，所述第二存储单元通过所述第二真位线(BT1)连接到...

【专利技术属性】
技术研发人员：小约翰E巴思，哈罗德皮洛，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]