【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及自动测试设备，并且更具体地，涉及自动测试设备中的时间测量。
技术介绍
通常在半导体芯片制造过程的多个阶段中使用自动测试设备(ATE)来测试该芯片。为了确定芯片是否正确地运行，了解芯片响应不同的激励信号而产生的信号值是重要的。除了该值以外，了解这些信号是否发生于所期望的时间常常是重要的。因此，ATE传统地包括定时脉冲发生电路，该电路控制激励信号施加的时间和执行测量的时间。传统的数字逻辑芯片包括由主时钟信号同步的电路。在测试数字逻辑芯片中，时间常常与主时钟信号的周期相关。因此，定时脉冲发生器产生信号，有时该信号被称为“边沿信号”，其指定了与主时钟信号的周期相关的时间。在大多数ATE系统中，可以对每个边沿信号的时间进行编程，以便可以将ATE用于测试不同种类的芯片或者运行不同种类的测试。然而，简单地产生和测量的关于主时钟周期的信号有时不能满足测试芯片的需要。目前，芯片包括模拟和数字电路。模拟电路处理诸如音频或视频信号的信号。这些信号具有通常不与芯片的主时钟同步的特征。因此，为了测量这些信号的时序，对于ATE来说产生关于主时钟的边沿是不能满足需要的。所...
【技术保护点】
一种时间测量电路，包括：ａ）时钟输入端；ｂ）延时串，其具有连接到时钟输入端的输入端，该延时串具有众多延迟元件，每个延迟元件具有输出端和位于每个延迟元件输出端的标签；ｃ）ＳＴＯＰ输入端；ｄ）第二组延迟元件，每个 延迟元件具有输入端，并且每个延迟元件提供输入和输出之间的延时，其中第二组延迟元件的每一个元件的输入端联结到ＳＴＯＰ输入端；和ｅ）重合电路，其具有第一组输入端，第一组输入端的每一个联结到标签中的一个和第二组输入端，第二组输入端的每一个 联结到第二组延迟元件中一个的输出，和输出端，该输出端表示标签...
【技术特征摘要】
【国外来华专利技术】US 2001-12-12 10/015,8651.一种时间测量电路，包括a)时钟输入端；b)延时串，其具有连接到时钟输入端的输入端，该延时串具有众多延迟元件，每个延迟元件具有输出端和位于每个延迟元件输出端的标签；c)STOP输入端；d)第二组延迟元件，每个延迟元件具有输入端，并且每个延迟元件提供输入和输出之间的延时，其中第二组延迟元件的每一个元件的输入端联结到STOP输入端；和e)重合电路，其具有第一组输入端，第一组输入端的每一个联结到标签中的一个和第二组输入端，第二组输入端的每一个联结到第二组延迟元件中一个的输出，和输出端，该输出端表示标签中的一个和第二组延迟元件输出中的一个重合。2.权利要求1的时间测量电路，其中重合电路包括众多的列电路，每个列电路具有输入端，该输入端连接到标签中的一个和第二组输入端，第二组输入端的每一个连接到第二组延迟元件输出中的一个。3.权利要求2的时间测量电路，其中每个列电路包括众多的逻辑电路，每个逻辑电路具有连接到所述标签的第一输入端和第二输入端，该第二输入端连接到第二组延迟元件输出中的一个，和反映输入重合的输出端。4.权利要求3的时间测量电路，其中每个列电路额外包括译码器电路，该译码器电路具有众多的输入端，每个输入端连接到逻辑电路的输出端，和输出端，该输出端反映了每个的重合。5.权利要求2的时间测量电路，其中每个重合电路包括译码器，并且每个列电路的输出具有比第二组输入端中的输入数目少的比特位。6.权利要求1的时间测量电路，其中重合电路包括产生第一组媒介信号组的电路，每组媒介信号表示第一组输入中的一个与第二组输入中的每一个重合。7.权利要求6的时间测量电路，其中重合电路额外包括译码器电路，该译码器电路具有连接到媒介信号组的输入端和反映额定测得时间值的输出端。8.权利要求7的时间测量电路，额外包括校验存储器，该存储器具有反映额定时间测量结果、联结到译码器电路的输入端和反映校准后时间的输出端。9.权利要求1的时间测量电路，额外包括计数器，该计数器具有联结到所述计数器的计数输入端和联结到STOP输入端使计数失效的输入端。...
【专利技术属性】
技术研发人员：罗纳德A萨尔特谢维，徐军，
申请(专利权)人：泰拉丁公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。