【技术实现步骤摘要】
一种芯片USB模块的自测装置及自测方法
[0001]本专利技术涉及芯片测试
，尤其涉及一种芯片USB模块的自测装置及自测方法。
技术介绍
[0002]通用串行总线（Universal Serial Bus，USB）是一种常用的串行接口，具有快速、可拔插等有点，广泛应用于计算机、手机以及各种设备。因此，越来越多的芯片在设计的时候，嵌入了USB功能模块。
[0003]目前，如图1和图2所示，一般的芯片USB模块11，主要包含如下功能模块：SIE（Serial Interface Engine，串行接口引擎）模块112、PHY（Physical，物理）模块111、CRC（Cyclic Redundancy Check，循环冗余校验）模块113、SFR（Special Function Register，特殊功能寄存器）116、FIFO（First Input First Output，先进先出）模块114和时钟模块（CLOCK）模块115。
[0004]常见的芯片USB模块自测方法，如图1所示，芯片USB模块...
【技术保护点】
【技术特征摘要】
1.一种芯片USB模块的自测装置，其特征在于，所述装置包括：特殊功能寄存器接口、串行接口引擎模块、PHY模块和自测电路；其中：所述特殊功能寄存器接口，与所述串行接口引擎模块连接，用于为所述串行接口引擎模块提供启动信号；所述串行接口引擎模块，分别与所述PHY模块和所述自测电路连接，用于根据所述启动信号，启动芯片USB测试模式，控制USB数据的发送与接收，包括：将预设测试数据发送给所述PHY模块，以及从所述PHY模块上接收解码后的自测数据；所述PHY模块，连接到USB总线上，并与自测电路连接，用于接收所述预设测试数据，将所述预设测试数据按照预设编码算法进行编码，将编码后的测试数据发送到USB总线上；以及用于从USB总线接收通过所述自测电路后返回的自测数据，按照预设解码算法对所述自测数据进行解码，将解码后的自测数据发送给所述串行接口引擎模块；所述自测电路，连接到USB总线上，用于将所述PHY模块输出到USB总线上的编码后的测试数据形成自测数据，接回到PHY模块中。2.根据权利要求1所述的装置，其特征在于，所述预设测试数据包括任何符合USB数据包包长最大值以内的数据长度的数据。3.根据权利要求2所述的装置，其特征在于，所述预设测试数据包括若干连续位1的总长5个字节的特殊数据。4.根据权利要求1所述的装置，其特征在于，所述装置还包括循环冗余校验模块，所述循环冗余校验模块分别与所述串行接口引擎模块和PHY模块连接，用于产生循环冗余校验码，分别发送给所述串行接口引擎模块和PHY模块。5.根据权利要求4所述的装置，其特征在于，所述PHY模块包括TX发送电路和RX接收电路；其中：所述TX发送电路分别与所述串行接口引擎模块和所述自测电路连接，用于接收所述预设测试数据和所述循环冗余校验码；以及用于将编码后的测试数据输出到USB总线上；所述RX接收电路与所述串行接口引擎模块连接和所述自测电路连接，用于接收从USB总线通过所述自测电路后返回的自测数据，以及将解码后的自测数据发送到所述串行接口引擎模块和所述循环冗余校验模块中。6.根据权利要求5所述的装置，其特征在于，所述PHY模块用于接收所述预设测试数据，将所述预设测试数据按照预设编码算法进行编码，将编码后的测试数据发送到USB总线上；包括：所述PHY模块通过TX发送电路接收所述预设测试数据和所述循环冗余校验码，首先进行位插入操作，在每6个连续1后，插入一个0；然后按照预设编码算法对位插入的数据进行编码，形成编码后的测试数据，并将编码后的测试数据转换成USB总线标准的差分电压和差分信号，通过TX发送电路发送到USB总线上。7.根据权利要求5所述的装置，其特征在...
【专利技术属性】
技术研发人员：罗盛裕，杨智华，周黄，
申请(专利权)人：深圳市智想科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。