SOC芯片高速串行差分总线的系统级测试装置制造方法及图纸

本发明专利技术实施例公开了一种SOC芯片高速串行差分总线的系统级测试装置，包括背板总线、第一板卡和第二板卡；所述第一板卡包含主控通信模块、DUT控制测试模块和至少一个功能测试模块组，每个所述功能测试模块组包括HDMI TX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块；所述第二板卡包括至少一个SOC芯片插座，每个SOC芯片插座用于加载一个被测SOC芯片，其中，所述HDMITX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块分别用于对所述被测SOC芯片的对应端口进行通信功能测试，通过上述方式，本发明专利技术能够在高速信号测试中降低了对ATE的要求，使得测试成本降低。使得测试成本降低。使得测试成本降低。

【技术实现步骤摘要】
SOC芯片高速串行差分总线的系统级测试装置


[0001]本专利技术涉及芯片测试
，尤其涉及一种SOC芯片高速串行差分总线的系统级测试装置。

技术介绍

[0002]随着HDMI、LVDS、USB、Ethernet、MIPI、PCIE等高速串行差分总线的应用普及，消费电子领域的SOC芯片逐渐整合这些高速串行总线，以提高集成度、降低成本，这就给SOC芯片的量产测试带来了挑战！当前消费类SOC芯片的多种高速串行差分信号测试需要采用专用射频集成电路自动测试设备(Automatic Test Equipment，ATE)来完成，这就使得测试成本高，开发难度大，非常不适合消费类SOC芯片的量产测试所追求的低成本，快速化开发。

技术实现思路

[0003]本专利技术实施例提供一种SOC芯片高速串行差分总线的系统级测试装置，能够在高速信号测试中降低了对ATE的要求，使得测试成本降低，具有信号实时测试的特性，测试效率高，可靠性高，开发难度小。
[0004]为了解决上述技术问题，本专利技术一方面提供一种SOC芯片高速串行差分总线的系统级测本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SOC芯片高速串行差分总线的系统级测试装置，其特征在于，包括背板总线、第一板卡和第二板卡；所述第一板卡包含主控通信模块、DUT控制测试模块和至少一个功能测试模块组，每个所述功能测试模块组包括HDMI TX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块；所述第二板卡包括至少一个SOC芯片插座，每个SOC芯片插座用于加载一个被测SOC芯片；所述HDMI TX功能测试模块、HDMI RX功能测试模块、LVDS TX功能测试模块、USB功能测试模块以及网口功能测试模块分别与所述被测SOC芯片的HDMI TX端口、HDMI RX端口、LVDS TX端口、USB端口以及网口端口连接，分别用于对所述被测SOC芯片的对应端口进行通信功能测试；所述DUT控制测试模块与所述被测SOC芯片连接，用于对被测SOC芯片的控制功能进行测试以及产生模式控制信号；所述主控通信模块与上位机通信，并通过所述背板总线与所述DUT控制测试模块和每个所述功能测试模块组中的功能测试模块连接，用于根据上位机的控制命令，对所述DUT控制测试模块和每个所述功能测试模块组中的功能测试模块的测试过程进行控制。2.根据权利要求1所述的系统级测试装置，其特征在于，所述主控通信模块包括与所述背板总线连接的主背板总线接口单元、以及分别与所述主背板总线接口单元连接的USB转并口逻辑单元、网络协议转换单元以及PCIE转换单元。3.根据权利要求1所述的系统级测试装置，其特征在于，所述DUT控制测试模块用于生成HDMI TX图片测试模式信号，并将所述HDMI TX图片测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片产生HDMI图片信号；所述HDMI TX功能测试模块包括HDMI TX图片测试子模块，所述HDMI TX图片测试子模块包括第一解码单元、第一校验测试单元、第一逻辑判断单元以及与所述背板总线连接的第一背板总线接口单元；所述第一逻辑判断单元与所述第一背板总线接口单元连接，用于获取上位机发送的测试码，并根据所述测试码控制所述第一解码单元和第一校验测试单元进行初始化配置；所述第一解码单元用于接收所述被测SOC芯片的HDMI图片信号，并在完成初始化配置之后将所述HDMI图片信号解码为RGB低速信号；所述第一校验测试单元用于将所述RGB低速信号与预先存储的参考信号进行比较，产生比较结果；所述第一逻辑判断单元还用于将所述比较结果通过主控通信模块发送给上位机。4.根据权利要求3所述的系统级测试装置，其特征在于，所述第一校验测试单元包括第一模式选择电路、第一校验电路、第一比较电路以及第一结果存储器，所述第一校验电路包括奇偶校验模式和循环冗余校验模式；所述第一模式选择电路用于产生模式选择信号，以及用于将所述模式选择信号和所述RGB低速信号发送给所述第一校验电路；所述第一校验电路用于根据所述模式选择信号工作在奇偶校验模式或循环冗余校验模式，以对所述RGB低速信号进行奇偶校验或循环冗余校验，然后输出校验完成信号和校验值；所述第一比较电路用于若在预设时间内未接收到所述校验完成信号，则产生低电平测
试完成信号，并将所述低电平测试完成信号通过所述第一逻辑判断单元发送给主控通信模块，主控通信模块根据所述低电平测试完成信号向上位机发送测试失败的信号；所示第一比较电路还用于若在预设时间内接收到校验完成信号，则产生高电平测试完成信号，并将所述校验值与所述第一结果存储器中预先存储的参考信号进行比较，将所述高电平测试完成信号和比较结果通过所述第一逻辑判断单元传输给主控通信模块，所述主控通信模块根据所述高电平测试完成信号向上位机发送测试成功的信号，并将所述比较结果发送给上位机。5.根据权利要求1所述的系统级测试装置，其特征在于，所述HDMI RX功能测试模块包括HDMI RX图片测试子模块，所述HDMI RX图片测试子模块包括第一HDMI前端发送单元、第一数据处理单元、第二逻辑判断单元以及与所述背板总线连接的第二背板总线接口单元；所述第二逻辑判断单元与所述第二背板总线接口单元连接，用于获取上位机发送的测试码，并根据所述测试码控制所述第一HDMI前端发送单元进行初始化配置，以及控制所述第一数据处理单元产生图像数据；所述第一数据处理单元在所述第二逻辑判断单元的控制下，用于将预先存储的图像数据按照预定时序循环传输给所述第一HDMI前端发送单元，所述第一HDMI前端发送单元用于将所述图像数据转化为HDMI图片信号并发送至所述被测SOC芯片的HDMI RX端口；所述DUT控制测试模块用于生成HDMI RX图片测试模式信号，并将所述HDMIRX图片测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片根据所述HDMI RX图片测试模式信号对接收到的所述HDMI图片信号进行测试，并将测试结果返回给所述DUT控制测试模块，所述DUT控制测试模块将所述测试结果通过主控通信模块发送给上位机。6.根据权利要求5所述的系统级测试装置，其特征在于，所述第一数据处理单元包括取数电路、FIFO电路以及时序产生器电路；所述取数电路在所述第二逻辑判断单元的控制下，用于从数据存储器中读取图像数据，并通过所述FIFO电路发送给时序产生器电路，所述时序产生器电路用于按照预定时序将所述图像数据发送给所述第一HDMI前端发送单元。7.根据权利要求1所述的系统级测试装置，其特征在于，所述DUT控制测试模块用于生成LVDS TX测试模式信号，并将所述LVDS TX测试模式信号发送给所述被测SOC芯片，以使得所述被测SOC芯片产生LVDS TX信号；所述LVDS TX功能测试模块包括第二解码单元、第二校验测试单元、第三逻辑判断单元以及与所述背板总线连接的第三背板总线接口单元；所述第三逻辑判断单元与所述第三背板总线接口连接，用于获取上位机发送的测试码，并根据所述测试码控制所述第二解码单元进行初始化配置；所述第二解码单元用于接收所述被测SO...

【专利技术属性】
技术研发人员：袁科学，
申请(专利权)人：北京炬力北方微电子股份有限公司，
类型：发明
国别省市：