【技术实现步骤摘要】
本专利技术涉及一种存储电路,且装备有用于操作定时发生或过程补偿的复制存储单元。
技术介绍
对于宏存储器和静态随机存取存储器(SRAM),例如用来临时保存诸如计算结果和存储器存取所需要的地址之类的数据的寄存器堆,控制其电源电压和衬底电压可以有效地减少功率消耗。当执行这种控制时,需要设置控制值。然而,常规上,如ISSCC2003文件6.4(图6.4.1)“带有对芯片级多处理器自适应和通用控制的自治非中立化低功率系统”中所图示的,通过使用设在宏存储器外部的保存电路(storage circuit)来设置这种控制值。根据将要控制的对象以及状态的数目,来增加保存电路,如控制电源电压和衬底电压所需的触发器的数量。因此,在多个控制对象和多状态的情况下,会增加电路面积。
技术实现思路
有鉴于此,本专利技术的一个主要目的在于减少用于控制的单独需要的保存电路数量,从而减小电路面积。为了解决上述问题,本专利技术的存储电路(memory circuit)安装在一个用于操作定时发生和过程补偿的复制存储单元。尽管该复制存储单元在正常工作过程中不能用作正常存储器,但根据使用目的,它能够存储各种信息。根据本专利技术,通过在复制存储单元内保存控制值并基于该控制值产生控制信号,来减少现有技术中单独需要的用于控制的保存电路。应该注意,根据本专利技术,与该复制存储单元对应的存储单元表述为“第二存储单元”。本专利技术的存储电路,包括映射到可从处理器存取的地址空间的第一存储单元,不映射到所述地址空间,并且具有与所述第一存储单元相同结构的第二存储单元,以及用于执行与所述存储电路相关的控制功能的控制电路 ...
【技术保护点】
一种存储电路,包括:映射到可从处理器存取的地址空间的第一存储单元;不映射到所述地址空间、且具有与所述第一存储单元相同结构的第二存储单元;以及用于执行与所述存储电路相关的控制功能的控制电路,其中所述第二存储单元 的输出信号线连接到所述控制电路。
【技术特征摘要】
JP 2005-11-4 2005-3206161.一种存储电路,包括映射到可从处理器存取的地址空间的第一存储单元;不映射到所述地址空间、且具有与所述第一存储单元相同结构的第二存储单元;以及用于执行与所述存储电路相关的控制功能的控制电路,其中所述第二存储单元的输出信号线连接到所述控制电路。2.根据权利要求1所述的存储电路,进一步包括定时发生电路,其中所述控制电路执行与所述定时发生电路执行的存取定时控制不同的控制功能,并且所述定时发生电路通过参照从所述第二存储单元获取的值,产生对所述第一存储单元的存取定时。3.根据权利要求1所述的存储电路,其中所述第二存储单元用于补偿所述第一存储单元的特性波动。4.根据权利要求1所述的存储电路,其中所述第二存储单元用于复制与所述第一存储单元相连的字线或者位线的负荷。5.根据权利要求1所述的存储电路,其中与所述处理器的控制相关的值被记录在所述第二存储单元中,并且所述控制电路通过参照所述第二存储单元中的该值控制所述处理器。6.根据权利要求1所述的存储电路,其中与所述存储电路的内部控制相关的值被记录在所述第二存储单元中,并且所述控制电路通过参照所述第二存储单元中的该值执行所述存储电路的内部控制。7.根据权利要求1所述的存储电路,其中与所述存储电路的电源电压相关的值被记录在所述第二存储单元中,并且所述控制电路通过参照所述第二存储单元中的该值控制所述存储电路的电源电压。8.根据权利要求1所述的存储电路,其中与所述存储电路的衬底电压相关的值被记录在所述第二存储单元中,并且所述控制电路通过参照所述第二存储单元中的该值控制所述存储电路的衬底电压。9.根据权利要求5所述的存储电路,其中与所述存储电路的工作频率相关的值被记录在所述第二存储单元中,并且所述控制电路通过参照所述第二存储单元中的该值控制所述存储电路的工作频率。10.根据权利要求6所述的存储电路,其中与所述存储电路的端口存取的控制相关的值被记录在所述第二存储单元中,并且所述控制电路通过参照所述第二存储单元中的该值控制所述存储电路的端口存取。11.根据权利要求6所述的存储电路,其中与所述存储电路的输入/输出信号的定时调整相关的值被记录在所述第二存储单元中,并且所述控制电路通过参照所述第二存储单元中的该值执行所述存储电路的输入/输出信号的定时调整。12.根据权利要求...
【专利技术属性】
技术研发人员:池田雄一郎,
申请(专利权)人:松下电器产业株式会社,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。